JPH042500Y2 - - Google Patents

Info

Publication number
JPH042500Y2
JPH042500Y2 JP1982191728U JP19172882U JPH042500Y2 JP H042500 Y2 JPH042500 Y2 JP H042500Y2 JP 1982191728 U JP1982191728 U JP 1982191728U JP 19172882 U JP19172882 U JP 19172882U JP H042500 Y2 JPH042500 Y2 JP H042500Y2
Authority
JP
Japan
Prior art keywords
tuning
circuit
frequency
circuit section
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982191728U
Other languages
English (en)
Other versions
JPS5996934U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19172882U priority Critical patent/JPS5996934U/ja
Publication of JPS5996934U publication Critical patent/JPS5996934U/ja
Application granted granted Critical
Publication of JPH042500Y2 publication Critical patent/JPH042500Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は受信装置に関し、特に可変容量ダイオ
ードを受信周波数選定のための素子として用いた
受信装置に関する。
受信周波数を設定するためには、アンテナ受信
回路(RF受信回路)の同調周波数のみならず、
局部発振回路の発振周波数をも同時に調整する必
要がある。そのために、アンテナ受信回路及び局
部発振回路の各同調回路部分の同調コンデンサに
可変容量ダイオード(以下単にバリキヤツプと称
す)を用い両バリキヤツプの制御電圧をコントロ
ールすることによつて希望受信周波数の選定(選
局)を行つている。
第1図はかかる従来装置の回路例であつて、
L0はループアンテナの等価インダクタンス、L1
は、アンテナ受信回路の同調回路部1の同調コイ
ルであり、コンデンサC1,C2及びバリキヤツプ
D1とからなる同調容量と共に並列同調回路を形
成している。L2は、局部発振回路の周波数を決
定する同調回路部2の同調コイルであり、コンデ
ンサC4,C5,C6及びバリキヤツプD2とからなる
同調容量と共に並列同調回路を形成している。
両同調回路部1及び2のバリキヤツプD1及び
D2の容量値制御のために外部より制御電圧V1
夫々抵抗R1及びR2を介して供給されるようにな
つている。尚、コンデンサC3及びC7は高周波成
分をアースするためのバイパスコンデンサであ
り、局部発振回路の同調回路部2のコンデンサ
C8はいわゆるパデイングコンデンサと称される
ものである。この構成において、制御電圧V1
抵抗R1を介してバリキヤツプD1のカソードに印
加され、そのアノードは同調コイルL1により直
流的に接地される。また、制御電圧V1が抵抗R2
を介しバリキヤツプD2のカソードに印加され、
そのアノードは直接接地されている。
ここで、パデイングコンデンサC8の作用につ
き説明する。例えばMW(中波)帯の受信周波数
は522KHz〜1611KHzであるからアンテナ受信回
路の同調回路部1の同調周波数も522KHz〜
1611KHzの可変範囲を有し、下限周波数522KHz
に対して上限周波数1611KHzは約3倍となつてい
る。中間周波数を450KHzとすると局部発振回路
の発振周波数は、アツパーローカル方式(受信周
波数と中間周波数との和を局部発振回路とする方
式)であれば(日本ではアツパーローカル方式で
ある)、972KHz〜2061KHzとなる。従つて、その
同調回路部2の同調周波数可変範囲も972KHz〜
2061KHzとなり、下限周波数に対して上限周波数
は約2倍となつている。
このように可変範囲の大きく異なる2つの同調
回路を1つの制御電圧V1にて制御した場合、第
1図に示すパデイングコンデンサC8がないとす
ると、受信機のいわゆるトラツキングエラーは第
2図Aに示す如く大きく変化する。すなわち、
600KHzと1400KHzの2つの受信点にてトラツキ
ングエラーが零となるように調整しても、これ以
外の周波数ではトラツキングエラーが大きくなり
(換言すればミキサ出力が中間周波数である450K
Hzから大きくずれることになり)著しく受信感度
が低下することになる。
そこで、同調周波数の可変範囲が小なる方の同
調回路部すなわちアツパーローカル方式では第1
図の如く局部発振回路の同調回路部2にパデイン
グコンデンサC8を付加して、バリキヤツプD2
可変容量範囲を軽減するようにし、トラツキング
エラーの軽減補償を図つているのである。第2図
BがパデイングコンデンサC8の挿入による効果
を示すもので、600KHz、1000KHz及び1400KHzの
3点周波数においてトラツキングエラーを略零と
しかつ他の周波数においても当該エラーをより小
とすることができるようになるのである。
しかしながら、このパデイングコンデンサC8
の存在のために、同調回路部2においてはバリキ
ヤツプD2のアノード側を、同調回路部1の様に
同調コイルを用いてアースすることは不可能とな
り、よつてバリキヤツプD2のアノードを直接ア
ースする構成とせざるを得ず、これにより以下の
欠点が生じる。
バリキヤツプへの印加電圧用抵抗R1,R2は小
であることが望まれるが、その理由はバリキヤツ
プで生ずるリーク電流が供給される制御電圧V1
に重畳されてこの電圧が変動して受信機のS/N
を悪化させる。従つて、抵抗R1,R2を小として
リーク電流を抑える必要があるためである。ここ
で、アンテナ受信回路の同調回路部1では、抵抗
R1は交流的にはバイパスコンデンサC3の作用に
より無視されるから、抵抗R1の値を小としても
同調回路のQ(尖鋭度)を大に維持することがで
きる。これに対し、局部発振回路の同調回路部2
では、抵抗R2が交流的にバリキヤツプD2に並列
に挿入されていることになるために、交流的にこ
の抵抗R2を無視できず、よつて抵抗R2の値を大
きくして回路のQを大に維持する必要が生じる。
このことはバリキヤツプ制御用電圧印加抵抗を小
としなければならないという条件に反して好まし
くない。
特に、制御電圧V1を発生する手段としてPLL
(フエイズロツクドループ)回路を用いていわゆ
るPLLシンセサイザチユーナ方式とした場合、
両同調回路1及び2の時定数R1・C3及びR2・C7
の値が大きく異なつて当該PLLのループ応答動
作にも悪影響を及ぼすこととなつている。
本考案は、上記のような従来のものの欠点を除
去するためになされたもので、アンテナ受信回路
及び局部発振回路の両同調回路部のバリキヤツプ
への制御電圧印加用抵抗を共に小として受信機の
S/N改善を可能とした受信装置を提供すること
を目的とする。
本考案による受信装置は、アンテナ受信回路と
局部発振回路との各同調回路部のコンデンサが可
変容量ダイオードからなり、該可変容量ダイオー
ド各々の一方の端子を同調コイルを介して接地し
かつ他方の端子を交流的に接地すると共に他方の
端子に抵抗を介して制御電圧を印加して可変容量
ダイオードの容量値を制御することにより受信周
波数を変化せしめるようにした受信装置であり、
両同調回路部のうち同調周波数の可変範囲の下限
に対する上限の比が大なる方の同調回路部の可変
容量ダイオードの一方の端子と同調コイルとの間
に直列に補償コイルを付加し、トラツキングエラ
ーの軽減補償をなすようにしたことを特徴とす
る。
以下に本考案の実施例を図面を用いて説明す
る。
第3図は本考案の実施例の回路図であり、第1
図と同等部分は同一符号により示している。本例
は受信周波数よりも局発周波数が大なるいわゆる
アツパーローカル方式の場合の回路である。アツ
パーローカル方式の受信装置では、前述した如く
同調周波数の下限に対する上限比が局部発振回路
の同調回路部2に比してアンテナ受信回路の同調
回路部1が大であるから、同調回路部1のバリキ
ヤツプD1の容量可変範囲を同調回路部2のバリ
キヤツプD2のそれよりも大にしてやる必要があ
る。よつて従来の第1図に示すパデイングコンデ
ンサC8の代りに、同調回路部1のバリキヤツプ
D1に直列に補償用コイルL3を付加している。
これは、パデイングコンデンサがバリキヤツプ
の容量変化を軽減させる作用を持つのに対し、補
償コイルがバリキヤツプの容量変化を増大させる
作用を持つことに起因しており、こうすることに
より従来と同様のトラツキングエラー特性(第2
図Bの特性)が得られる。更に、パデイングコン
デンサが必要でなくなることから、同調回路部2
のバリキヤツプD2のアノードは同調コイルL2
介してアースすることができ、バリキヤツプのパ
デイングコンデンサ印加回路の構成は、同調回路
部1と同様とすることが可能となる。よつて、抵
抗R2を抵抗R1と同様に小さな値とすることがで
き受信機のS/N悪化が防止できる。
第4図本考案の他の実施例の回路図であり、第
1図及び第3図と同等部分は同一符号により示さ
れている。本例は局発周波数が受信周波数より低
いいわゆるローワーローカル方式の場合の回路で
ある。ローワーローカル方式では、受信周波数が
522KHz〜1611KHzに対し局発周波数が72KHz〜
1161KHzとなる必要があり、この局発周波数の下
限に対する上限周波数は約14倍となり著しく大と
なる。従つて、局部発振回路の同調回路部2に補
償用コイルL3をバリキヤツプD2と直列に付加し、
このバリキヤツプD2の容量変化を増大せしめる
ように補償しているのである。
叙上の如く本考案によれば極めて簡単な構成で
トラツキングエラーを小に維持しつつバリキヤツ
プ制御用電圧印加抵抗を小とし得るから、バリキ
ヤツプのリーク電流による雑音を小とすることが
でき受信機のS/Nの悪化を防止し得ると共に、
制御用電圧発生手段としてPLLを用いた場合両
同調回路1,2の時定数R1・C3及びR2・C7を共
に等しくできるからPLLのループフイルタの定
数設定が容易になつてループ応答時の制御電圧の
振動や発振の防止が可能となる。
尚、上記例ではMW帯につき述べたが他のLW
(長波)やSW(短波)等の帯域受信にも同様に適
用可能となる。
【図面の簡単な説明】
第1図は従来の受信機の一部を示す回路図、第
2図は第1図の回路の特性を示す図、第3図及び
第4図は本考案の実施例を夫々示す回路図であ
る。 主要部分の符号の説明、1……アンテナ受信回
路の同調回路部、2……局部発振回路の同調回路
部、D1,D2……バリキヤツプ、R1,R2……制御
電圧印加抵抗、L3……補償コイル。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) アンテナ受信回路と局部発振回路との各同調
    回路部のコンデンサが可変容量ダイオードから
    なり、前記可変容量ダイオード各々の一方の端
    子を同調コイルを介して接地しかつ他方の端子
    を交流的に接地すると共に前記他方の端子に抵
    抗を介して制御電圧を印加して前記可変容量ダ
    イオードの容量値を制御することにより受信周
    波数を変化せしめるようにした受信装置であつ
    て、前記両同調回路部のうち同調周波数の可変
    範囲の下限に対する上限の比が大なる方の同調
    回路部の前記可変容量ダイオードの一方の端子
    と前記同調コイルとの間に直列に補償コイルを
    付加し、トラツキングエラーの軽減補償をなす
    ようにしたことを特徴とする受信装置。 (2) 前記アンテナ受信回路の同調回路部の同調周
    波数に比し前記局部発振回路の発振周波数が高
    いアツパーローカル方式とされており、前記補
    償コイルは前記アンテナ受信回路の同調回路部
    に付加されていることを特徴とする実用新案登
    録請求の範囲第1項記載の受信装置。
JP19172882U 1982-12-18 1982-12-18 受信装置 Granted JPS5996934U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19172882U JPS5996934U (ja) 1982-12-18 1982-12-18 受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19172882U JPS5996934U (ja) 1982-12-18 1982-12-18 受信装置

Publications (2)

Publication Number Publication Date
JPS5996934U JPS5996934U (ja) 1984-06-30
JPH042500Y2 true JPH042500Y2 (ja) 1992-01-28

Family

ID=30412796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19172882U Granted JPS5996934U (ja) 1982-12-18 1982-12-18 受信装置

Country Status (1)

Country Link
JP (1) JPS5996934U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136001A (ja) * 1974-09-20 1976-03-26 Sony Corp Chuuna

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136001A (ja) * 1974-09-20 1976-03-26 Sony Corp Chuuna

Also Published As

Publication number Publication date
JPS5996934U (ja) 1984-06-30

Similar Documents

Publication Publication Date Title
US4593255A (en) Varactor tuned Colpitts oscillator with compensating varactor for wide band width
US6081168A (en) Voltage controlled oscillator for upconverter/downconverter in digital radio communication system
GB2120886A (en) A resonant circuit and/or oscillator
US5144264A (en) Wideband voltage controlled oscillator having open loop gain compensation
US5694092A (en) Voltage-controlled oscillator including first and second varactors having differing rates of change in capacitance value
US5663690A (en) Constant high Q voltage controlled oscillator
US5745013A (en) Variable-frequency oscillator configuration
KR20000069168A (ko) 발진기
JPH042500Y2 (ja)
JPH0451089B2 (ja)
JPH0690188A (ja) 受信機
US6021322A (en) AM radio receiver
JP3132297B2 (ja) バランス型発振器とそれを用いた高周波装置
JPH06350335A (ja) 電圧制御発振器
JPH0221799Y2 (ja)
JPH0563442A (ja) 発振回路
JPS6238323Y2 (ja)
JP3088182B2 (ja) 無線選択呼出受信機
JP2529542B2 (ja) 分周回路
JPH1013151A (ja) 広帯域電圧可変発振器
JPS648928B2 (ja)
JP3319170B2 (ja) バランス型発振器の同調回路とそれを用いたbsチューナ
US6172578B1 (en) Oscillation circuit suitable for upper heterodyne receiver
JP2529541B2 (ja) 分周回路
JPH0549128B2 (ja)