JPH0130325B2 - - Google Patents
Info
- Publication number
- JPH0130325B2 JPH0130325B2 JP5218681A JP5218681A JPH0130325B2 JP H0130325 B2 JPH0130325 B2 JP H0130325B2 JP 5218681 A JP5218681 A JP 5218681A JP 5218681 A JP5218681 A JP 5218681A JP H0130325 B2 JPH0130325 B2 JP H0130325B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- transistor
- noise
- amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、増幅器に関し、特に家庭用ブース
タ等に用いる高周波増幅器に関する。
タ等に用いる高周波増幅器に関する。
従来、上記の高周波増幅器には第１図に示すよ
うなものがあり、１は入力端子、３はトランジス
タ、４はバイアス抵抗器、５は負荷抵抗器、６は
出力端子、７は利得調整回路である。利得調整回
路７は固定抵抗器８，９、可変抵抗器１０からな
り、トランジスタ３の出力側に設けられている。
１１，１２，１３はカツプリングコンデンサ、１
４はバイパスコンデンサである。このような高周
波増幅器では入力レベルが大きいときは歪特性が
良好であり、入力レベルが小さいときには雑音指
数特性が良好であることが望ましく、歪特性はト
ランジスタ３のコレクタ・エミツタ間電圧VCE及
びコレクタ電流ICの増加に従つてこれらのある値
までは良好となり、雑音指数特性はVCE及びICの
減少に従つてこれらのある値までは良好となる。
従つて、入力レベルが最も大きいとき、利得を最
小にするが、そのときの入力レベルで出力が歪ま
ないようにトランジスタ３のVCE、ICを設定する
と、入力レベルが最も小さく利得を最大にしたと
き、先に設定したVCE、ICでは雑音指数特性を良
好にすることができず、雑音指数特性が或る程度
犠性になつていた。これを解決するには、利得調
整回路７による利得の変化に従つてVCE、ICを変
化させることができればよいが、このような増幅
器では、利得調整回路７は単に利得しか調整でき
ないので、利得の変化に従つてVCE、ICを変化さ
せることができなかつた。また第２図に示すよう
に利得調整回路７をトランジスタ３の入力側に設
けたものも考えられるが、利得調整回路７の挿入
損失及び減衰量の分だけ雑音指数特性が第１図の
ものより悪化してた。
うなものがあり、１は入力端子、３はトランジス
タ、４はバイアス抵抗器、５は負荷抵抗器、６は
出力端子、７は利得調整回路である。利得調整回
路７は固定抵抗器８，９、可変抵抗器１０からな
り、トランジスタ３の出力側に設けられている。
１１，１２，１３はカツプリングコンデンサ、１
４はバイパスコンデンサである。このような高周
波増幅器では入力レベルが大きいときは歪特性が
良好であり、入力レベルが小さいときには雑音指
数特性が良好であることが望ましく、歪特性はト
ランジスタ３のコレクタ・エミツタ間電圧VCE及
びコレクタ電流ICの増加に従つてこれらのある値
までは良好となり、雑音指数特性はVCE及びICの
減少に従つてこれらのある値までは良好となる。
従つて、入力レベルが最も大きいとき、利得を最
小にするが、そのときの入力レベルで出力が歪ま
ないようにトランジスタ３のVCE、ICを設定する
と、入力レベルが最も小さく利得を最大にしたと
き、先に設定したVCE、ICでは雑音指数特性を良
好にすることができず、雑音指数特性が或る程度
犠性になつていた。これを解決するには、利得調
整回路７による利得の変化に従つてVCE、ICを変
化させることができればよいが、このような増幅
器では、利得調整回路７は単に利得しか調整でき
ないので、利得の変化に従つてVCE、ICを変化さ
せることができなかつた。また第２図に示すよう
に利得調整回路７をトランジスタ３の入力側に設
けたものも考えられるが、利得調整回路７の挿入
損失及び減衰量の分だけ雑音指数特性が第１図の
ものより悪化してた。
この発明は、利得最大時にはトランジスタの雑
音指数特性を最良とし、利得の変化に伴いVCEお
よびICを自動的に調整して利得最小時には歪特性
を良好とする増幅器を提供することを目的とす
る。
音指数特性を最良とし、利得の変化に伴いVCEお
よびICを自動的に調整して利得最小時には歪特性
を良好とする増幅器を提供することを目的とす
る。
以下、この発明を第３図に示す１実施例に基づ
いて詳細に説明する。同図において、２０は入力
端子で、カツプリングコンデンサ２２を介して
NPNトランジスタ２４のベースに接続され、エ
ミツタは接地されている。このトランジスタ２４
のベースとコレクタとはバイアス抵抗器２６を介
して接続されており、更にコレクタは可変抵抗器
２８と固定抵抗器３０との直列回路を介して＋
VCCに接続されている。この可変抵抗器２８の腕
は抵抗器３２を介してトランジスタ２４のコレク
タに接続されると共に、コンデンサ３４を介して
出力端子３６にも接続されている。固定抵抗器３
０，３２及び可変抵抗器２８によつて負荷抵抗お
よび利得調整回路（以後、調整回路と称す。）３
３が構成されている。
いて詳細に説明する。同図において、２０は入力
端子で、カツプリングコンデンサ２２を介して
NPNトランジスタ２４のベースに接続され、エ
ミツタは接地されている。このトランジスタ２４
のベースとコレクタとはバイアス抵抗器２６を介
して接続されており、更にコレクタは可変抵抗器
２８と固定抵抗器３０との直列回路を介して＋
VCCに接続されている。この可変抵抗器２８の腕
は抵抗器３２を介してトランジスタ２４のコレク
タに接続されると共に、コンデンサ３４を介して
出力端子３６にも接続されている。固定抵抗器３
０，３２及び可変抵抗器２８によつて負荷抵抗お
よび利得調整回路（以後、調整回路と称す。）３
３が構成されている。
このような増幅器では、可変抵抗器２８の最大
値をVR、固定抵抗器３０の値をR2、同３２の値
をR3とすると、利得最大時の調整回路３３の値
RMAXは、 RMAX＝VR＋R2 となり、利得最小時の調整回路３３の値RMINは、 RMIN＝VR・R3／VR＋R3＋R2 となり、調整回路３３の値は、これら両者間を利
得の変化、すなわち可変抵抗器２８の値の変化に
従つて連続的に変化する。調整回路３３はトラン
ジスタ２４のコレクタとVCCとの間に介在してい
るので、可変抵抗器２８を利得の最小（RMIN）か
ら最大（RMAX）に向つて調整していくと、トラ
ンジスタ２４のVCE、ICは順次減少していく。従
つて、利得最小時（調整回路３３の値がRMINの
時）における歪特性（第４図の実線４０，４１，
４２，４３）が第１図の従来のものの歪特性、す
なわち利得最小時において大きな入力レベルに耐
える歪特性（第４図４０ａ，４１ａ，４２ａ，４
３ａ）と同様となるVCE、ICが得られるように
VR、R2、R3を設定すれば、入力レベルが小さく
て利得を大きくした時、調整回路３３の値が
RMAXとなり、トランジスタ２４のVCE、ICは小さ
くなる。
値をVR、固定抵抗器３０の値をR2、同３２の値
をR3とすると、利得最大時の調整回路３３の値
RMAXは、 RMAX＝VR＋R2 となり、利得最小時の調整回路３３の値RMINは、 RMIN＝VR・R3／VR＋R3＋R2 となり、調整回路３３の値は、これら両者間を利
得の変化、すなわち可変抵抗器２８の値の変化に
従つて連続的に変化する。調整回路３３はトラン
ジスタ２４のコレクタとVCCとの間に介在してい
るので、可変抵抗器２８を利得の最小（RMIN）か
ら最大（RMAX）に向つて調整していくと、トラ
ンジスタ２４のVCE、ICは順次減少していく。従
つて、利得最小時（調整回路３３の値がRMINの
時）における歪特性（第４図の実線４０，４１，
４２，４３）が第１図の従来のものの歪特性、す
なわち利得最小時において大きな入力レベルに耐
える歪特性（第４図４０ａ，４１ａ，４２ａ，４
３ａ）と同様となるVCE、ICが得られるように
VR、R2、R3を設定すれば、入力レベルが小さく
て利得を大きくした時、調整回路３３の値が
RMAXとなり、トランジスタ２４のVCE、ICは小さ
くなる。
既に述べたようにVCE、ICが小さければ、それ
に従つて雑音指数特性は改善されるので、第６図
に実線４４で示すように利得最大時の雑音指数特
性も同図に点線４４ａで示すように従来のものの
利得最大時の雑音指数特性よりも多いに改善され
る。同時に第５図に実線４６，４７，４８，４９
で示すように利得最大時の歪特性は同図に点線４
６ａ，４７ａ，４８ａ，４９ａで示すように悪化
しているが、利得最小時に比べて入力レベルが小
さいのでさして問題とならず、利得最大時におけ
る雑音指数特性が改善された意義の方が大きい。
なお、第４図、第５図において、４０，４０ａ，
４１，４１ａ，４６，４６ａ，４７，４７ａは２
次歪特性を、４２，４２ａ，４３，４３ａ，４
８，４８ａ，４９，４９ａは３次歪特性を表して
いる。第６図に利得最小時におけるこの増幅器の
雑音指数特性を実線５０で、従来のものの雑音指
数特性を点線５０ａで示す。この増幅器の利得最
小時における雑音指数特性は、利得最大時のもの
より悪化しているが、従来のものと同程度である
から問題とはならない。
に従つて雑音指数特性は改善されるので、第６図
に実線４４で示すように利得最大時の雑音指数特
性も同図に点線４４ａで示すように従来のものの
利得最大時の雑音指数特性よりも多いに改善され
る。同時に第５図に実線４６，４７，４８，４９
で示すように利得最大時の歪特性は同図に点線４
６ａ，４７ａ，４８ａ，４９ａで示すように悪化
しているが、利得最小時に比べて入力レベルが小
さいのでさして問題とならず、利得最大時におけ
る雑音指数特性が改善された意義の方が大きい。
なお、第４図、第５図において、４０，４０ａ，
４１，４１ａ，４６，４６ａ，４７，４７ａは２
次歪特性を、４２，４２ａ，４３，４３ａ，４
８，４８ａ，４９，４９ａは３次歪特性を表して
いる。第６図に利得最小時におけるこの増幅器の
雑音指数特性を実線５０で、従来のものの雑音指
数特性を点線５０ａで示す。この増幅器の利得最
小時における雑音指数特性は、利得最大時のもの
より悪化しているが、従来のものと同程度である
から問題とはならない。
この増幅器は、可変抵抗器２８を操作すること
により利得及びVCE、ICを調整することができ、
入力レベルの小さい場合には高利得、低ノイズで
あり、入力レベルの大きい場合には従来のものと
同程度、すなわち低利得、低歪である理想的な増
幅器となる。
により利得及びVCE、ICを調整することができ、
入力レベルの小さい場合には高利得、低ノイズで
あり、入力レベルの大きい場合には従来のものと
同程度、すなわち低利得、低歪である理想的な増
幅器となる。
上記の実施例では、NPNのトランジスタ２４
を用いたが、PNPのトランジスタやFETも同様
に用いることができる。またトランジスタ２４へ
のバイアスも抵抗器２６によつて与えたが、他の
公知の方法によつても与えられる。
を用いたが、PNPのトランジスタやFETも同様
に用いることができる。またトランジスタ２４へ
のバイアスも抵抗器２６によつて与えたが、他の
公知の方法によつても与えられる。
第１図は従来の増幅器の回路図、第２図は他の
従来の増幅器の回路図、第３図はこの発明による
増幅器の回路図、第４図は第１図及び第３図の増
幅器の利得最小時における歪特性図、第５図は同
利得最大時における歪特性図、第６図は同雑音指
数特性図である。 ２０……入力端子、２４……トランジスタ、２
８……可変抵抗器、３０……固定抵抗器、３６…
…出力端子。
従来の増幅器の回路図、第３図はこの発明による
増幅器の回路図、第４図は第１図及び第３図の増
幅器の利得最小時における歪特性図、第５図は同
利得最大時における歪特性図、第６図は同雑音指
数特性図である。 ２０……入力端子、２４……トランジスタ、２
８……可変抵抗器、３０……固定抵抗器、３６…
…出力端子。
Claims (1)
- １ トランジスタの出力電極と共通電極との間に
直流電源及び可変抵抗器を直列に接続し、この可
変抵抗器の腕と上記出力電極との間に固定抵抗器
を接続し、上記可変抵抗器の腕を出力端子に接続
し、上記トランジスタの制御電極を入力端子に接
続してなる増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5218681A JPS57166709A (en) | 1981-04-06 | 1981-04-06 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5218681A JPS57166709A (en) | 1981-04-06 | 1981-04-06 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57166709A JPS57166709A (en) | 1982-10-14 |
| JPH0130325B2 true JPH0130325B2 (ja) | 1989-06-19 |
Family
ID=12907767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5218681A Granted JPS57166709A (en) | 1981-04-06 | 1981-04-06 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57166709A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4616189B2 (ja) * | 2006-02-15 | 2011-01-19 | Ｄｘアンテナ株式会社 | 高周波増幅器 |
-
1981
- 1981-04-06 JP JP5218681A patent/JPS57166709A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57166709A (en) | 1982-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048577A (en) | Resistor-controlled circuit for improving bandwidth of current gain cells | |
| JPH0130325B2 (ja) | ||
| US6218906B1 (en) | Amplifier circuit | |
| US5451904A (en) | Amplifying circuit in which variable impedance circuit is used in negative feedback circuit | |
| JPH0122255Y2 (ja) | ||
| JPS631768B2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JP3016942B2 (ja) | 利得切換回路 | |
| US4758797A (en) | Amplifier with compressor and expander function for ground symmetrical electrical signals | |
| US4829265A (en) | Operational amplifier | |
| JPH0653766A (ja) | 利得可変増幅器 | |
| JPH0444844B2 (ja) | ||
| JPS5811095Y2 (ja) | テレビジヨン受像機の音量調整回路 | |
| JPS6122346Y2 (ja) | ||
| JPS6017935Y2 (ja) | 増幅器 | |
| JPS626729Y2 (ja) | ||
| JPS6130328Y2 (ja) | ||
| JPS6127210Y2 (ja) | ||
| JPS6336745Y2 (ja) | ||
| JP2702271B2 (ja) | 電源回路 | |
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JPS5936014Y2 (ja) | 増幅器 | |
| JPH0760987B2 (ja) | 周波数特性調整回路 | |
| JPH0221782Y2 (ja) | ||
| JPS6232523B2 (ja) |