JPH01298445A - Ｒｏｍエミューレーションによるソフトウェア開発支援装置 - Google Patents
Ｒｏｍエミューレーションによるソフトウェア開発支援装置Info
- Publication number
- JPH01298445A JPH01298445A JP63129700A JP12970088A JPH01298445A JP H01298445 A JPH01298445 A JP H01298445A JP 63129700 A JP63129700 A JP 63129700A JP 12970088 A JP12970088 A JP 12970088A JP H01298445 A JPH01298445 A JP H01298445A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- emulation
- section
- temporary stop
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 18
- 239000000284 extract Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はソフトウェア開発支援装置に関し、特に開発対
象装置上にてプログラムデバッグ作業を行うインサーキ
ットエミュレータに関する。
象装置上にてプログラムデバッグ作業を行うインサーキ
ットエミュレータに関する。
従来、この種のソフトウェア開発支援装置は、開発対象
装置のマイクロプロセッサチップの動作をハードウェア
的にエミュレートすることによりプログラムデバッグ作
業を行うものとなっていた。
装置のマイクロプロセッサチップの動作をハードウェア
的にエミュレートすることによりプログラムデバッグ作
業を行うものとなっていた。
上述した従来のソフトウェア開発支援装置は、開発対象
装置のマイクロプロセッサチップをエミュレートするも
のであったので、各種マイクロプロセッサチップ毎にソ
フトウェア開発支援装置を用意しなければならないとい
う欠点がある。
装置のマイクロプロセッサチップをエミュレートするも
のであったので、各種マイクロプロセッサチップ毎にソ
フトウェア開発支援装置を用意しなければならないとい
う欠点がある。
本発明の目的は、上述の点に鑑み、開発対象装置のＲＯ
Ｍ （読出し専用メモリ）をエミュレートすることによ
り、開発対象装置のマイクロプロ七゛ッサチップの種類
に無関係にエミュレーションを行うことができるＲＯＭ
エミュレーションによるソフトウェア開発支援装置を提
供することにある。
Ｍ （読出し専用メモリ）をエミュレートすることによ
り、開発対象装置のマイクロプロ七゛ッサチップの種類
に無関係にエミュレーションを行うことができるＲＯＭ
エミュレーションによるソフトウェア開発支援装置を提
供することにある。
本発明ＶＲＯＭＲＯＭエミュレーションソフトウェア開
発支援装置は、開発対象装置のＲＯＭ部より信号を取り
出しＲＯＭをエミュレートするＲＡＭ部と、前記開発対
象装置の動作を一時停止させる一時停止命令レジスタと
、前記ＲＡＭ部と前記一時停止命令レジスタとを切り換
えるゲートと、前記ＲＯＭ部からのアドレス信号を監視
するアドレス監視部と、前記ＲＡＭ部、前記一時停止命
令レジスタ、前記ゲートおよび前記アドレス監視部を制
御することによりエミュレーションを制御するエミュレ
ーション制御部とを存する。
発支援装置は、開発対象装置のＲＯＭ部より信号を取り
出しＲＯＭをエミュレートするＲＡＭ部と、前記開発対
象装置の動作を一時停止させる一時停止命令レジスタと
、前記ＲＡＭ部と前記一時停止命令レジスタとを切り換
えるゲートと、前記ＲＯＭ部からのアドレス信号を監視
するアドレス監視部と、前記ＲＡＭ部、前記一時停止命
令レジスタ、前記ゲートおよび前記アドレス監視部を制
御することによりエミュレーションを制御するエミュレ
ーション制御部とを存する。
本発明のＲＯＭエミュレーションによるソフトウェア開
発支援装置では、ＲＡＭ部が開発対象装置のＲＯＭ部よ
り信号を取り出しＲＯＭをエミュレートし、一時停止命
令レジスタが開発対象装置の動作を一時停止させ、ゲー
トがＲＡＭ部と一時停止命令レジスタとを切り換え、ア
ドレス監視部がＲＯＭ部からのアドレス信号を監視し、
エミュレーション制御部がＲＡＭ部、一時停止命令レジ
スタ、ゲートおよびアドレス監視部を制御することによ
りエミュレーションを制御する。
発支援装置では、ＲＡＭ部が開発対象装置のＲＯＭ部よ
り信号を取り出しＲＯＭをエミュレートし、一時停止命
令レジスタが開発対象装置の動作を一時停止させ、ゲー
トがＲＡＭ部と一時停止命令レジスタとを切り換え、ア
ドレス監視部がＲＯＭ部からのアドレス信号を監視し、
エミュレーション制御部がＲＡＭ部、一時停止命令レジ
スタ、ゲートおよびアドレス監視部を制御することによ
りエミュレーションを制御する。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例のＲＯＭエミュレーション
によるソフトウェア開発支援Ｂ’ｌＺの構成を示す回路
ブロック図である。本実施例のＲＯＭエミュレーション
によるソフトウェア開発支援装置は、開発対象装置１の
ＲＯＭ部２よりＲＯＭ制御信号を取り出しＲＯＭをエミ
ュレートするＲＡＭ（読出し書込み可能メモリ）部３と
、プログラムの実行を中断する命令を格納する一時停止
命令レジスタ４と、プログラムの実行アドレスを監視す
るアドレス監視部５と、ＲＡＭ部３と一時停止命令レジ
スタ４とを切り換えるゲート （Ｇ１およびＧ２）６お
よび７と、ＲＡＭ部３．一時停止命令レジスタ４．アド
レス監視部５の内容を書き換えたりゲート（Ｇ１および
Ｇ２）６および７の開閉を切り換えたりしてエミュレー
ション全体を制御するエミュレーション制御部８とから
構成されている。
によるソフトウェア開発支援Ｂ’ｌＺの構成を示す回路
ブロック図である。本実施例のＲＯＭエミュレーション
によるソフトウェア開発支援装置は、開発対象装置１の
ＲＯＭ部２よりＲＯＭ制御信号を取り出しＲＯＭをエミ
ュレートするＲＡＭ（読出し書込み可能メモリ）部３と
、プログラムの実行を中断する命令を格納する一時停止
命令レジスタ４と、プログラムの実行アドレスを監視す
るアドレス監視部５と、ＲＡＭ部３と一時停止命令レジ
スタ４とを切り換えるゲート （Ｇ１およびＧ２）６お
よび７と、ＲＡＭ部３．一時停止命令レジスタ４．アド
レス監視部５の内容を書き換えたりゲート（Ｇ１および
Ｇ２）６および７の開閉を切り換えたりしてエミュレー
ション全体を制御するエミュレーション制御部８とから
構成されている。
次に、このように構成された本実施例のＲＯＭエミュレ
ーションによるソフトウェア開発支援装置の動作につい
て説明する。
ーションによるソフトウェア開発支援装置の動作につい
て説明する。
まず、開発対象装置ｌのＲＯＭ部２からＲＯＭを取り外
してＲＯＭ制御信号を本実施例のソフトウェア開発支援
装置に取り込む。
してＲＯＭ制御信号を本実施例のソフトウェア開発支援
装置に取り込む。
通常、エミュレーション制御部８によりあらかじめプロ
グラムをＲＡＭ部３にロードしておき、ゲート（Ｇｌ）
６を開くことにより、ＲＯＭ部２をＲＡＭ部３にて代用
させてＲＯＭをエミュレートする。
グラムをＲＡＭ部３にロードしておき、ゲート（Ｇｌ）
６を開くことにより、ＲＯＭ部２をＲＡＭ部３にて代用
させてＲＯＭをエミュレートする。
次に、ソフトウェア開発支援装置の基本機能であるプロ
グラムの実行中断について説明する。
グラムの実行中断について説明する。
まず、プログラムの実行に先立って、エミュレーション
制御部８により実行中断箇所のアドレスをアドレス監視
部５にセントし、同アドレスで無限ループを形成するジ
ャンプ命令を一時停止命令レジスタ４にセットする。
制御部８により実行中断箇所のアドレスをアドレス監視
部５にセントし、同アドレスで無限ループを形成するジ
ャンプ命令を一時停止命令レジスタ４にセットする。
プログラムが実行され、実行中断箇所のアドレスをアド
レス監視部５が検出すると、アドレス監視部５から一致
信号がエミュレーション制御部８に送られる。
レス監視部５が検出すると、アドレス監視部５から一致
信号がエミュレーション制御部８に送られる。
アドレス監視部５からの一致信号を受けたエミュレーシ
ョン制御部８は、ゲート（Ｇｌ）６を閉じる一方でゲー
ト （Ｃ；２）７を開（、これにより、一時停止命令レ
ジスタ４の内容（実行中断箇所のアドレスにおける無限
ループを形成するジャンプ命令）が開発対象装置ｌに出
力されるようになり、開発対象袋Ｗ１は見掛は上プログ
ラムの実行が中断される。
ョン制御部８は、ゲート（Ｇｌ）６を閉じる一方でゲー
ト （Ｃ；２）７を開（、これにより、一時停止命令レ
ジスタ４の内容（実行中断箇所のアドレスにおける無限
ループを形成するジャンプ命令）が開発対象装置ｌに出
力されるようになり、開発対象袋Ｗ１は見掛は上プログ
ラムの実行が中断される。
実行が中断されたプログラムの再スタート時には、エミ
ュレーション制御部８によりゲート（Ｇ１）６を開く一
方でゲート（Ｇ２）７を閉じる。
ュレーション制御部８によりゲート（Ｇ１）６を開く一
方でゲート（Ｇ２）７を閉じる。
これにより、ＲＡＭ部３の内容（プログラム）が開発対
象装置１に出力されるようになり、実行中断箇所からの
プログラムの再スタートが可能となまた、プログラムの
実行中断中にＲＡＭ部３の内容（プログラム）をエミュ
レーション制御部８によって書き換えることにより、プ
ログラムの修正、ｉＢｔ加、削除等を行うことができる
。
象装置１に出力されるようになり、実行中断箇所からの
プログラムの再スタートが可能となまた、プログラムの
実行中断中にＲＡＭ部３の内容（プログラム）をエミュ
レーション制御部８によって書き換えることにより、プ
ログラムの修正、ｉＢｔ加、削除等を行うことができる
。
開発対象装置１のＲＯＭ部２以外のメモリの状［、ｔｌ
ｏ（入出力）装置の状態、マイクロプロセッサの内部レ
ジスタの状態等をチエツクする場合には、ＲＡＭ部３の
内容（プログラム）と各種状態をチエツクするテストプ
ログラムとを交換し、テストプログラムを実行する。テ
ストプログラムは、各種状態によりジャンプ先が異なっ
たものを用意し、アドレス監視部５にてジャンプ先を監
視することにより各種状態をチエツクすることができる
。
ｏ（入出力）装置の状態、マイクロプロセッサの内部レ
ジスタの状態等をチエツクする場合には、ＲＡＭ部３の
内容（プログラム）と各種状態をチエツクするテストプ
ログラムとを交換し、テストプログラムを実行する。テ
ストプログラムは、各種状態によりジャンプ先が異なっ
たものを用意し、アドレス監視部５にてジャンプ先を監
視することにより各種状態をチエツクすることができる
。
以上説明したように本発明は、ＲＡＭ部、一時停止命令
レジスタ、アドレス監視部、ゲートおよびエミュレーシ
ョン制御部を設けて開発対象装置のＲＯＭ部からＲＯＭ
＠ｍ信号を取り出してＲＯＭをエミュレートするように
したことにより、開発対象装置のマイクロプロセッサの
種類とは無関係にエミュレーションが行えるようになる
ので、同一のソフトウェア開発支援装置にて異なる複数
種類のマイクロプロセッサシステムを開発することがで
きる効果がある。
レジスタ、アドレス監視部、ゲートおよびエミュレーシ
ョン制御部を設けて開発対象装置のＲＯＭ部からＲＯＭ
＠ｍ信号を取り出してＲＯＭをエミュレートするように
したことにより、開発対象装置のマイクロプロセッサの
種類とは無関係にエミュレーションが行えるようになる
ので、同一のソフトウェア開発支援装置にて異なる複数
種類のマイクロプロセッサシステムを開発することがで
きる効果がある。
第Ｆ図は本発明の一実施例のＲＯＭエミエミュレーショ
ンるソフトウェア開発支援装置の構成を示す回路ブロッ
ク図である。 図において、 １・・・開発対象装置、 ２・・・ＲＯＭ部、 ３・・・ＲＡＭ部、 ４・・・一時停止命令レジスタ、 ５・・・アドレス監視部、 ６．７・ゲート（Ｇｌ、Ｇ２）、 ８・・・エミュレーション制御部である。
ンるソフトウェア開発支援装置の構成を示す回路ブロッ
ク図である。 図において、 １・・・開発対象装置、 ２・・・ＲＯＭ部、 ３・・・ＲＡＭ部、 ４・・・一時停止命令レジスタ、 ５・・・アドレス監視部、 ６．７・ゲート（Ｇｌ、Ｇ２）、 ８・・・エミュレーション制御部である。
Claims (1)
- 【特許請求の範囲】 開発対象装置のＲＯＭ部より信号を取り出しＲＯＭをエ
ミュレートするＲＡＭ部と、 前記開発対象装置の動作を一時停止させる一時停止命令
レジスタと、 前記ＲＡＭ部と前記一時停止命令レジスタとを切り換え
るゲートと、 前記ＲＯＭ部からのアドレス信号を監視するアドレス監
視部と、 前記ＲＡＭ部、前記一時停止命令レジスタ、前記ゲート
および前記アドレス監視部を制御することによりエミュ
レーションを制御するエミュレーション制御部と、 を有することを特徴とするＲＯＭエミュレーションによ
るソフトウェア開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129700A JPH01298445A (ja) | 1988-05-27 | 1988-05-27 | Ｒｏｍエミューレーションによるソフトウェア開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129700A JPH01298445A (ja) | 1988-05-27 | 1988-05-27 | Ｒｏｍエミューレーションによるソフトウェア開発支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01298445A true JPH01298445A (ja) | 1989-12-01 |
Family
ID=15016035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63129700A Pending JPH01298445A (ja) | 1988-05-27 | 1988-05-27 | Ｒｏｍエミューレーションによるソフトウェア開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01298445A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106057A (ja) * | 1982-12-10 | 1984-06-19 | Fujitsu Ltd | アドレス・ストツプ方式 |
| JPS6329852A (ja) * | 1986-07-23 | 1988-02-08 | Rinku:Kk | マイクロコンピユ−タ応用機器の開発装置 |
-
1988
- 1988-05-27 JP JP63129700A patent/JPH01298445A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106057A (ja) * | 1982-12-10 | 1984-06-19 | Fujitsu Ltd | アドレス・ストツプ方式 |
| JPS6329852A (ja) * | 1986-07-23 | 1988-02-08 | Rinku:Kk | マイクロコンピユ−タ応用機器の開発装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6017539A (ja) | エミユレ−シヨン方式 | |
| JPS6120145A (ja) | マイクロプロセツサ動作解析装置 | |
| JPH02156334A (ja) | 情報処理装置 | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPH0430223A (ja) | 仮想計算機のｉｐｌ処理方式 | |
| JPH01298445A (ja) | Ｒｏｍエミューレーションによるソフトウェア開発支援装置 | |
| JP3358123B2 (ja) | コントローラの入出力シミュレート方法および装置 | |
| JP3685288B2 (ja) | マイクロプロセッサのエミュレーション方法およびエミュレータ装置 | |
| JPH01310450A (ja) | Ｉ／ｏエミュレータ | |
| JPS60142428A (ja) | エミユレ−シヨン方式 | |
| JPH01142945A (ja) | マイクロプロセッサの制御方式 | |
| JPS62264340A (ja) | デバツグ装置 | |
| JPH06175874A (ja) | インサーキットエミュレータ装置 | |
| JPH0588878A (ja) | Ｌｉｓｐ命令実行方式 | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JPH1083316A (ja) | マルチｃｐｕシステム | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPH04148244A (ja) | ソフトウェア評価装置 | |
| JPH08179958A (ja) | 制御用電子装置 | |
| JPS63313242A (ja) | エミユレ−タ | |
| JPS61267137A (ja) | 割込み動作制御方式 | |
| JPH0583937B2 (ja) | ||
| JPH04264932A (ja) | インサーキットエミュレータ | |
| JPH01154252A (ja) | 並列プロセッサのプログラムデバッグ支援装置 | |
| JPS63187341A (ja) | 仮想計算機システムの評価方式 |