JPH0129471B2 - - Google Patents
Info
- Publication number
- JPH0129471B2 JPH0129471B2 JP21033883A JP21033883A JPH0129471B2 JP H0129471 B2 JPH0129471 B2 JP H0129471B2 JP 21033883 A JP21033883 A JP 21033883A JP 21033883 A JP21033883 A JP 21033883A JP H0129471 B2 JPH0129471 B2 JP H0129471B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- input
- circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013256 coordination polymer Substances 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 20
- 230000010287 polarization Effects 0.000 description 8
- 238000005388 cross polarization Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
本発明は位相判定回路、特に直交偏波を利用し
たデジタル無線通信に適用される交差偏波干渉除
去回路において、主偏波側の復調器で得られる再
生キヤリアと、異偏波側の復調器で得られる再生
キヤリアの位相関係を検出する等の目的に用いら
れる位相判定回路に関する。 近年、マイクロ波無線通信では、直交した２偏
波を用いて周波数を有効に利用する直交偏波通信
方式が注目され、特に16値QAMなどの多値直交
振幅変調方式の採用に伴ない、伝ぱん路上で発生
する交差偏波干渉の除去が重要な課題となつてい
る。第１図は特願昭57―223466「交差偏波干渉除
去回路」提案における直交変調（例えば16値
QAM変調）を用いたデジタル無線通信の交差偏
波干渉除去回路を１偏波の干渉除去に注目して示
したブロツク図で、IFhは主偏波の受信IF信号、
IFvは主偏波に交差偏波干渉を与えている異偏波
の受信IF信号、１０は信号IFhにもれ込んでいる
干渉成分を打消すための可変結合回路、１１は
IFhより干渉成分をとり除くための引算回路、１
２，１３はそれぞれ主偏波信号、異偏波信号を復
調するためのデジタル復調器（DEMhおよび
DEMv）、１５は復調器１２より得られる交差偏
波干渉による誤差信号Ｅ（Ｅ＝Ep(H)＋jEq(H)、ここ
でサフイツクスＰは同相分をｑは直交成分を表わ
す）と、復調器１３より得られたデータ信号Ｄ
（Ｄ＝Dp（ｖ）＋jDq（ｖ））とが復調器１２の再生
キヤリアａの位相と復調器１３の再生キヤリアｂ
の位相関係が変化した場合にも正しく補修が行な
われるよう再生キヤリアａ，ｂの位相判定を行な
い誤差信号の補正を行なう誤差信号補正回路であ
る。１４は誤差信号補正を受けた誤差信号
E′（E′＝E′p(H)＋jE′q(H)）と復調器１３より得ら
れ
たデータ信号Ｄとの相関をとり、可変結合回路１
０を制御するための制御信号発生器である。な
お、１６，１７は積分器である。 第２図は従来の前記誤差補正回路１５のブロツ
ク図で、復調器１２の再生キヤリアａと復調器１
３の再生キヤリアｂを入力とし、再生キヤリアａ
は±45゜、合計90゜の位相差を与える結合器２０の
２つの出力に分離され、それぞれ相関器２１，２
２により、キヤリアｂと相関がとられ、キヤリア
のもれ込みを除去しループの安定化を計るため、
それぞれ低域通過ろ波器２３，２４を通過後、第
３図の破線で示すようなキヤリアｂに対するキヤ
リアａの位相差θに比例した直流出力ｉ，ｊを得
る。これらのアナログ信号ｉ，ｊは２値変換器２
５，２６により、第３図の実線で示すような２値
信号ｋ，ｌに変換される。そして復調器１２から
のEp(H)，Eq(H)をこの２値信号ｋ，ｌの値の組合
せにより第１表に示すような関係に変換する回路
２７により復調器１２と１３の再生キヤリアの位
相差に対応して補正された誤差信号Eq′(H)を得て
いる。
たデジタル無線通信に適用される交差偏波干渉除
去回路において、主偏波側の復調器で得られる再
生キヤリアと、異偏波側の復調器で得られる再生
キヤリアの位相関係を検出する等の目的に用いら
れる位相判定回路に関する。 近年、マイクロ波無線通信では、直交した２偏
波を用いて周波数を有効に利用する直交偏波通信
方式が注目され、特に16値QAMなどの多値直交
振幅変調方式の採用に伴ない、伝ぱん路上で発生
する交差偏波干渉の除去が重要な課題となつてい
る。第１図は特願昭57―223466「交差偏波干渉除
去回路」提案における直交変調（例えば16値
QAM変調）を用いたデジタル無線通信の交差偏
波干渉除去回路を１偏波の干渉除去に注目して示
したブロツク図で、IFhは主偏波の受信IF信号、
IFvは主偏波に交差偏波干渉を与えている異偏波
の受信IF信号、１０は信号IFhにもれ込んでいる
干渉成分を打消すための可変結合回路、１１は
IFhより干渉成分をとり除くための引算回路、１
２，１３はそれぞれ主偏波信号、異偏波信号を復
調するためのデジタル復調器（DEMhおよび
DEMv）、１５は復調器１２より得られる交差偏
波干渉による誤差信号Ｅ（Ｅ＝Ep(H)＋jEq(H)、ここ
でサフイツクスＰは同相分をｑは直交成分を表わ
す）と、復調器１３より得られたデータ信号Ｄ
（Ｄ＝Dp（ｖ）＋jDq（ｖ））とが復調器１２の再生
キヤリアａの位相と復調器１３の再生キヤリアｂ
の位相関係が変化した場合にも正しく補修が行な
われるよう再生キヤリアａ，ｂの位相判定を行な
い誤差信号の補正を行なう誤差信号補正回路であ
る。１４は誤差信号補正を受けた誤差信号
E′（E′＝E′p(H)＋jE′q(H)）と復調器１３より得ら
れ
たデータ信号Ｄとの相関をとり、可変結合回路１
０を制御するための制御信号発生器である。な
お、１６，１７は積分器である。 第２図は従来の前記誤差補正回路１５のブロツ
ク図で、復調器１２の再生キヤリアａと復調器１
３の再生キヤリアｂを入力とし、再生キヤリアａ
は±45゜、合計90゜の位相差を与える結合器２０の
２つの出力に分離され、それぞれ相関器２１，２
２により、キヤリアｂと相関がとられ、キヤリア
のもれ込みを除去しループの安定化を計るため、
それぞれ低域通過ろ波器２３，２４を通過後、第
３図の破線で示すようなキヤリアｂに対するキヤ
リアａの位相差θに比例した直流出力ｉ，ｊを得
る。これらのアナログ信号ｉ，ｊは２値変換器２
５，２６により、第３図の実線で示すような２値
信号ｋ，ｌに変換される。そして復調器１２から
のEp(H)，Eq(H)をこの２値信号ｋ，ｌの値の組合
せにより第１表に示すような関係に変換する回路
２７により復調器１２と１３の再生キヤリアの位
相差に対応して補正された誤差信号Eq′(H)を得て
いる。
【表】
すなわち、従来の誤差信号補正回路に含まれる
位相判定回路は再生キヤリアａと再生キヤリアｂ
との位相関係を検出し、２個の２値信号ｋ，ｌを
得るために、アナログ信号の移相器と、２波の相
関をとるためのアナログ乗算器と、低域通過ろ波
器と２値変換器を含む複雑な回路規模となり価格
も高いものとなる欠点を有している。 本発明の目的は上記の欠点を除去し、直交変調
系における交差偏波干渉除去回路に必要な２つの
再生キヤリア間の位相関係の検出を簡単なデジタ
ル回路により達成する位相判定回路を提供するこ
とにある。 本発明の位相判定回路は、第１と第２の信号波
の位相関係をπ／２位相間隔の４領域に分けて位
相判定する位相判定回路において、第１の信号波
をθ1位相遅延してＤ入力とし第２の信号波をθ2位
相遅延してCP入力とする第１のＤ形フリツプフ
ロツプ手段と、第２の信号波をθ3位相遅延してＤ
入力とし第１の信号波をθ4位相遅延してCP入力
とする第２のＤ形フリツプフロツプ手段と、前記
θ1、θ2、θ3、θ4の関係が（θ2−θ1）＋（θ4−θ3
）＝
π／２とする位相遅延手段とを備えて構成され
る。 以下、本発明について図面を参照して詳細に説
明する。 第４図は本発明の一実施例のブロツク図で、再
生キヤリアａ（信号ａ）と再生キヤリア（信号ｂ）
とを入力とし、これら信号ａ，ｂはそれぞれπ／
４位相遅延器４１，４２で遅延されて信号a′，
b′となる。信号ａは第１のＤ形フリツプフロツプ
５５のＤ入力に、信号b′はこのフリツプフロツプ
５５のCP入力に入力される。一方、信号ｂは第
２のＤ形フリツプフロツプ５６のＤ入力に、信号
a′はこのフリツプフロツプ５６のCP入力に入力
される。このＤ形フリツプフロツプはCP入力が
入力されしきい値以上の値になる（論理値“１”）
時点以前にＤ入力が入力されしきい値以上になつ
て（論理値“１”）いれば、出力Ｑが出力（論理
値“１”）され、Ｄ入力が入力されない、即ちＤ
入力がしきい値以下（論理値“０”）の状態でCP
入力が入力されしきい値以上になる（論理値
“１”）ときＱ出力がなくなる（論理値“０”）と
いう機能を有している。 ここで第４図の実施例において信号ａ，ｂの代
表的な位相についてＤ形フリツプフロツプ５５，
５６のそれぞれの出力ｋとｌとの関係を第５図の
波形図を参照して説明する。 第５図中の波形図ａは信号ａの波形を、波形図
a′は信号ａがπ／４位相遅延器４１を通過した信
号a′の波形を、波形図ｂは信号ａと同相の場合の
信号ｂの波形を、波形図b′はこの信号ｂがπ／４
位相遅延器４２を通過した信号b′の波形を示して
いる。この場合にはフリツプフロツプ５５はこの
Ｄ入力にしきい値以上の波形図ａの波形の信号値
が加えられてから、このCP入力にしきい値以上
の波形図b′の波形の信号値が加えられるので、出
力ｋは論理値“１”となる。 一方フリツプフロツプ５６はこのＤ入力にしき
い値以上の波形図ｂの波形の信号値が加えられて
から、このCP入力しきい値以上の波形図a′の波
形の信号値が加えられるので、出力ｌも論理値
“１”となる。以下、波形図ｃ，ｄ，ｅは波形ｂ
が波形ａよりπ／２，π，３／2π位相遅延して
いる場合の波形を示し、波形図c′，d′，e′はそれ
ぞれ波形図ｃ，ｄ，ｅの波形がπ／４位相遅延器
４２を通過した波形を示している。従つてこれら
の波形が前記と同じくフリツプフロツプ５５，５
６にそれぞれ加えられると、信号ｂが信号ａより
π／２位相遅れた場合にはｋとｌのそれぞれの論
理値は“１”と“０”、同じくπ位相遅れた場合
には“０”、“０”、同じく３／2π位相遅れた場合
には“０”、“１”となる。 以上の説明では位相差がｎ／2π（ｎ＝０、１、
２、３）についての例を示したが、再生キヤリア
ａと再生キヤリアｂとの位相差が任意の値θであ
る場合については、ｋとｌの論理値はそれぞれ θ＝−π／４〜π／４ のとき、“１”と“１” θ＝π／４〜３／4π のとき、“１”と“０” θ＝３／4π〜５／4π のとき、“０”と“０” θ＝５／4π〜７／4π のとき、“０”と“１” となる。すなわち、前記第２図、第３図で説明し
た従来のアナログ回路によるものと同一の結果が
得られる。 以上は本発明の一実施例について説明したもの
であるが、別の実施例として第６図に示すごとく
第４図におけるπ／４位相遅延器４１をπ／２位
相遅延器６３とし、π／４位相遅延器４２を省略
しても同様の結果が得られる。この場合には再生
キヤリアａと再生キヤリアｂの位相差が任意の値
θである場合にｋとｌの論理値はそれぞれ θ＝０〜π／２ のとき、“１”、“１” θ＝π／２〜π のとき、“１”、“０” θ＝π〜３／2π のとき、“０”、“０” θ＝３／２〜2π のとき、“０”、“１” となる。ここで第一の実施例との位相のずれは位
相判定の本質的な問題でなく、再生キヤリアａお
よびｂの定常的な位相差によるもので、この場合
に第一の実施例と同じ結果を得るためには再生キ
ヤリアｂにπ／４位相遅延器を挿入する等で達成
できる。 以上、第一、第二の実施例について説明したが
これらの実施例から知ることのできる本発明の一
般的な構成を第７図に示す。この構成は信号波ａ
をθ1位相遅延するθ1位相遅延器７１を通過して第
１のＤ形フリツプフロツプ５５のＤ入力とし、信
号波ｂをθ2位相遅延するθ2位相遅延器７２を通過
してフリツプフロツプ５５のCP入力とするよう
になつている。一方信号波ｂをθ3位相遅延するθ3
位相遅延器７３を通過して第2D形フリツプフロ
ツプ５６のＤ入力とし、信号波ａをθ4位相遅延す
るθ4位相遅延器７４を通過してこのフリツプフロ
ツプ５６のCP入力とするようになつている。こ
の場合θ1〜θ4位相遅延器は（θ2−θ1）＋（θ4−θ3
）＝
π／２の関係になるように設定されている。この
一般的構成からみれば前記の第４図の第一の実施
例は第７図においてθ1＝０、θ2＝π／４、θ3＝
０、θ4＝π／４とした場合であり、第６図の第二
実施例はθ1＝０、θ2＝０、θ3＝０、θ4＝π／２と
した場合を示している。 なお、以上の説明では信号ａ，ｂは一般的な波
形として説明したが、この信号ａ，ｂが矩形波で
ある場合はしきい値の変動を考慮する必要がな
く、本発明の回路が更に確実に機能を果すことは
明らかである。 また、以上で説明した遅延器は遅延線を用いる
とか、遅延時間の適当な論理素子を選ぶことなど
により容易に得ることができる。 更にまた、本発明は４相PSK復調器として用
いることもでき、この場合には信号ａ、信号ｂの
一方にPSK信号の変調波を、他方に基準搬送波
を入れることにより、第１、第２のＤ形フリツプ
フロツプのそれぞれの出力ｋ，ｌの２値信号が復
調出力となる。 以上詳細に説明したように、本発明の位相判定
回路によれば２つの同一周波数のアナログ信号ま
たは矩形波信号（２値信号）の位相関係で安定で
経済的に位相判定できる効果がある。
位相判定回路は再生キヤリアａと再生キヤリアｂ
との位相関係を検出し、２個の２値信号ｋ，ｌを
得るために、アナログ信号の移相器と、２波の相
関をとるためのアナログ乗算器と、低域通過ろ波
器と２値変換器を含む複雑な回路規模となり価格
も高いものとなる欠点を有している。 本発明の目的は上記の欠点を除去し、直交変調
系における交差偏波干渉除去回路に必要な２つの
再生キヤリア間の位相関係の検出を簡単なデジタ
ル回路により達成する位相判定回路を提供するこ
とにある。 本発明の位相判定回路は、第１と第２の信号波
の位相関係をπ／２位相間隔の４領域に分けて位
相判定する位相判定回路において、第１の信号波
をθ1位相遅延してＤ入力とし第２の信号波をθ2位
相遅延してCP入力とする第１のＤ形フリツプフ
ロツプ手段と、第２の信号波をθ3位相遅延してＤ
入力とし第１の信号波をθ4位相遅延してCP入力
とする第２のＤ形フリツプフロツプ手段と、前記
θ1、θ2、θ3、θ4の関係が（θ2−θ1）＋（θ4−θ3
）＝
π／２とする位相遅延手段とを備えて構成され
る。 以下、本発明について図面を参照して詳細に説
明する。 第４図は本発明の一実施例のブロツク図で、再
生キヤリアａ（信号ａ）と再生キヤリア（信号ｂ）
とを入力とし、これら信号ａ，ｂはそれぞれπ／
４位相遅延器４１，４２で遅延されて信号a′，
b′となる。信号ａは第１のＤ形フリツプフロツプ
５５のＤ入力に、信号b′はこのフリツプフロツプ
５５のCP入力に入力される。一方、信号ｂは第
２のＤ形フリツプフロツプ５６のＤ入力に、信号
a′はこのフリツプフロツプ５６のCP入力に入力
される。このＤ形フリツプフロツプはCP入力が
入力されしきい値以上の値になる（論理値“１”）
時点以前にＤ入力が入力されしきい値以上になつ
て（論理値“１”）いれば、出力Ｑが出力（論理
値“１”）され、Ｄ入力が入力されない、即ちＤ
入力がしきい値以下（論理値“０”）の状態でCP
入力が入力されしきい値以上になる（論理値
“１”）ときＱ出力がなくなる（論理値“０”）と
いう機能を有している。 ここで第４図の実施例において信号ａ，ｂの代
表的な位相についてＤ形フリツプフロツプ５５，
５６のそれぞれの出力ｋとｌとの関係を第５図の
波形図を参照して説明する。 第５図中の波形図ａは信号ａの波形を、波形図
a′は信号ａがπ／４位相遅延器４１を通過した信
号a′の波形を、波形図ｂは信号ａと同相の場合の
信号ｂの波形を、波形図b′はこの信号ｂがπ／４
位相遅延器４２を通過した信号b′の波形を示して
いる。この場合にはフリツプフロツプ５５はこの
Ｄ入力にしきい値以上の波形図ａの波形の信号値
が加えられてから、このCP入力にしきい値以上
の波形図b′の波形の信号値が加えられるので、出
力ｋは論理値“１”となる。 一方フリツプフロツプ５６はこのＤ入力にしき
い値以上の波形図ｂの波形の信号値が加えられて
から、このCP入力しきい値以上の波形図a′の波
形の信号値が加えられるので、出力ｌも論理値
“１”となる。以下、波形図ｃ，ｄ，ｅは波形ｂ
が波形ａよりπ／２，π，３／2π位相遅延して
いる場合の波形を示し、波形図c′，d′，e′はそれ
ぞれ波形図ｃ，ｄ，ｅの波形がπ／４位相遅延器
４２を通過した波形を示している。従つてこれら
の波形が前記と同じくフリツプフロツプ５５，５
６にそれぞれ加えられると、信号ｂが信号ａより
π／２位相遅れた場合にはｋとｌのそれぞれの論
理値は“１”と“０”、同じくπ位相遅れた場合
には“０”、“０”、同じく３／2π位相遅れた場合
には“０”、“１”となる。 以上の説明では位相差がｎ／2π（ｎ＝０、１、
２、３）についての例を示したが、再生キヤリア
ａと再生キヤリアｂとの位相差が任意の値θであ
る場合については、ｋとｌの論理値はそれぞれ θ＝−π／４〜π／４ のとき、“１”と“１” θ＝π／４〜３／4π のとき、“１”と“０” θ＝３／4π〜５／4π のとき、“０”と“０” θ＝５／4π〜７／4π のとき、“０”と“１” となる。すなわち、前記第２図、第３図で説明し
た従来のアナログ回路によるものと同一の結果が
得られる。 以上は本発明の一実施例について説明したもの
であるが、別の実施例として第６図に示すごとく
第４図におけるπ／４位相遅延器４１をπ／２位
相遅延器６３とし、π／４位相遅延器４２を省略
しても同様の結果が得られる。この場合には再生
キヤリアａと再生キヤリアｂの位相差が任意の値
θである場合にｋとｌの論理値はそれぞれ θ＝０〜π／２ のとき、“１”、“１” θ＝π／２〜π のとき、“１”、“０” θ＝π〜３／2π のとき、“０”、“０” θ＝３／２〜2π のとき、“０”、“１” となる。ここで第一の実施例との位相のずれは位
相判定の本質的な問題でなく、再生キヤリアａお
よびｂの定常的な位相差によるもので、この場合
に第一の実施例と同じ結果を得るためには再生キ
ヤリアｂにπ／４位相遅延器を挿入する等で達成
できる。 以上、第一、第二の実施例について説明したが
これらの実施例から知ることのできる本発明の一
般的な構成を第７図に示す。この構成は信号波ａ
をθ1位相遅延するθ1位相遅延器７１を通過して第
１のＤ形フリツプフロツプ５５のＤ入力とし、信
号波ｂをθ2位相遅延するθ2位相遅延器７２を通過
してフリツプフロツプ５５のCP入力とするよう
になつている。一方信号波ｂをθ3位相遅延するθ3
位相遅延器７３を通過して第2D形フリツプフロ
ツプ５６のＤ入力とし、信号波ａをθ4位相遅延す
るθ4位相遅延器７４を通過してこのフリツプフロ
ツプ５６のCP入力とするようになつている。こ
の場合θ1〜θ4位相遅延器は（θ2−θ1）＋（θ4−θ3
）＝
π／２の関係になるように設定されている。この
一般的構成からみれば前記の第４図の第一の実施
例は第７図においてθ1＝０、θ2＝π／４、θ3＝
０、θ4＝π／４とした場合であり、第６図の第二
実施例はθ1＝０、θ2＝０、θ3＝０、θ4＝π／２と
した場合を示している。 なお、以上の説明では信号ａ，ｂは一般的な波
形として説明したが、この信号ａ，ｂが矩形波で
ある場合はしきい値の変動を考慮する必要がな
く、本発明の回路が更に確実に機能を果すことは
明らかである。 また、以上で説明した遅延器は遅延線を用いる
とか、遅延時間の適当な論理素子を選ぶことなど
により容易に得ることができる。 更にまた、本発明は４相PSK復調器として用
いることもでき、この場合には信号ａ、信号ｂの
一方にPSK信号の変調波を、他方に基準搬送波
を入れることにより、第１、第２のＤ形フリツプ
フロツプのそれぞれの出力ｋ，ｌの２値信号が復
調出力となる。 以上詳細に説明したように、本発明の位相判定
回路によれば２つの同一周波数のアナログ信号ま
たは矩形波信号（２値信号）の位相関係で安定で
経済的に位相判定できる効果がある。
第１図は交差偏波除去回路のブロツク図、第２
図は誤査信号補正回路のブロツク図、第３図は誤
差信号補正回路に含まれる位相判定回路の出力波
形図、第４図は本発明の位相判定回路の一実施例
のブロツク図、第５図は第４図に含まれるＤ形フ
リツプフロツプに入力される波形図、第６図は本
発明の位相判定回路の別の一実施例のブロツク
図、第７図は本発明の実施例の一般的なブロツク
図である。 １０…可変結合回路、１１…引算回路、１２，
１３…復調器、１４…制御信号発生器、１５…誤
差信号補正回路、１６，１７…積分器、２０…90
結合器、２１，２２…相関器、２３，２４…低域
通過ろ波器、２５，２６…２値変換器、２７…変
換回路、４１，４２…π／４位相遅延器、５５，
５６…Ｄ形フリツプフロツプ、６３…π／２位相
遅延器、７１，７２，７３，７４…位相遅延器。
図は誤査信号補正回路のブロツク図、第３図は誤
差信号補正回路に含まれる位相判定回路の出力波
形図、第４図は本発明の位相判定回路の一実施例
のブロツク図、第５図は第４図に含まれるＤ形フ
リツプフロツプに入力される波形図、第６図は本
発明の位相判定回路の別の一実施例のブロツク
図、第７図は本発明の実施例の一般的なブロツク
図である。 １０…可変結合回路、１１…引算回路、１２，
１３…復調器、１４…制御信号発生器、１５…誤
差信号補正回路、１６，１７…積分器、２０…90
結合器、２１，２２…相関器、２３，２４…低域
通過ろ波器、２５，２６…２値変換器、２７…変
換回路、４１，４２…π／４位相遅延器、５５，
５６…Ｄ形フリツプフロツプ、６３…π／２位相
遅延器、７１，７２，７３，７４…位相遅延器。
Claims (1)
- １ 第１と第２の信号波の位相関係をπ／２位相
間隔の４領域に分けて位相判定する位相判定回路
において、第１の信号波をθ1位相遅延してＤ入力
とし第２の信号波をθ2位相遅延してCP入力とす
る第１のＤ形フリツプフロツプ手段と、第２の信
号波をθ3位相遅延してＤ入力とし第１の信号波を
θ4位相遅延してCP入力とする第２のＤ形フリツ
プフロツプ手段と、前記θ1、θ2、θ3、θ4の関係が
（θ2−θ1）＋（θ4−θ3）＝π／２とする位相遅延手
段
とを備えることを特徴とする位相判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21033883A JPS60102051A (ja) | 1983-11-09 | 1983-11-09 | 位相判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21033883A JPS60102051A (ja) | 1983-11-09 | 1983-11-09 | 位相判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60102051A JPS60102051A (ja) | 1985-06-06 |
| JPH0129471B2 true JPH0129471B2 (ja) | 1989-06-12 |
Family
ID=16587753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21033883A Granted JPS60102051A (ja) | 1983-11-09 | 1983-11-09 | 位相判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60102051A (ja) |
-
1983
- 1983-11-09 JP JP21033883A patent/JPS60102051A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60102051A (ja) | 1985-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074103B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JPS5914939B2 (ja) | 搬送波再生装置 | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| JPS63151246A (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| EP0217457B1 (en) | Angle demodulator | |
| EP0252500A2 (en) | 8-Phase phase-shift keying demodulator | |
| JPS5918900B2 (ja) | 復調装置 | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JPH0129471B2 (ja) | ||
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| GB2318229A (en) | Costas loop carrier recovery circuit | |
| JP2655453B2 (ja) | 自動干渉除去装置 | |
| JPH0467382B2 (ja) | ||
| JPH09200176A (ja) | Ｏｆｄｍ同期復調回路 | |
| JP3761450B2 (ja) | キャリヤ再生方式 | |
| JPS6134303B2 (ja) | ||
| JPH0583314A (ja) | 復調回路 | |
| JPH0637838A (ja) | クロック位相誤差検出方法および回路 | |
| JPH02174344A (ja) | ディジタル位相変調方式における両側帯波相関型信号復調法 |