JPH01292560A - プロセッサ間通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 中継メモリを用いたプロセッサ間通信方式に関し、 送信の確実性を高め、各プロセッサの独自処理の効率を
向上させるプロセッサ間通信方式を提供することを目的
とし、 ＡプロセッサとＢプロセッサ間の通信を中継する中継メ
モリが該Ａ、Ｂのプロセッサにそれぞれ対応するＡフラ
グ、Ｂフラグを有するシステムにおいて、前記Ａプロセ
ッサから前記Ｂプロセッサに通信を行う場合、前記Ａプ
ロセッサが前記Ａフラグの状態を前記Ａプロセッサ内の
メモリに退避させ、Ａ退避フラグとし、前記Ａフラグを
オンにし、前記Ｂフラグがオンかオフかを判定し、該判
定の結果がオンであるとき、前記Ａ退避フラグの状態を
前記Ａフラグに戻し、通信を一時中止し、前記判定の結
果がオフであるとき、前記Ａ退避フラグがオンかオフか
を判定し、該判定の結果がオンであるとき、前記Ａ退避
フラグの状態を前記Ａフラグに戻し、通信を一時中止し
、前記判定の結果がオフであるとき、前記Ｂプロセッサ
に通信を行い、該通信終了後に前記Ｂプロセッサが前記
Ａフラグをオフにするように構成する。

〔産業上の利用分野］ マルチプロセッサシステムにおりるプロセッサ間の通信
方式に係り、さらに詳しくは中継メモリを用いたプ１ク
セソザ間通信方式に関する。

〔従来の技術〕

コンピュータシステムの処理能力や信頼性の向」二を目
標としたマルチプロセッサシステムは現在多くの分野に
おいて実用されている。

このようなマルチプロセッサシステムにおいて、２つの
プロセッサ間でデータ伝送、あるいは通信を行う場合に
は、例えば中継メモリをプロセッサ間におき、これを経
由してデータを送ることになる。通信方式として、２つ
のプロセッサ間、で中継メモリを用いる優先環が決まっ
ている場合、例えばブロセソザへからはコマンド力（プ
ロセッサＢに送られ、プロセッサＢからはそのコマンド
に対する応答としてのステータスがプロセッサＡに送ら
れるだけであるような場合には問題がないが、プロセッ
サＢからもコマンドとは非同期にステータスがプロセッ
サＡに送られるとすると、中継メモリをどちらのプロセ
ッサが使用しているか、即ち競合の問題が生ずる。

このような競合を防止し、２つのプロセッサ間で排他的
に通信を行うための、ロックビットを用いた従来の通信
方式第１例を第５図に示す。同図でＭＰＵ−Ａは例えば
イメージ処理システムにおけるイメージ処理用プロセッ
サであり、Ｍ　Ｐ　、ｔＪ　−Ｂばデイスプレィ側のプ
ロセッサである。両プロセッサの間でのイメージデータ
等の通信は中継メモリを経由して行われる。

第５図のシステムにおいてＭＰＵ＝ＡからＭＰＵ−Ｈに
コマンド、逆にＭＰＵ−ＢからＭＰＵ−ＬＡにステータ
スが送られるものとする。ＭＰＵ−Ｂからのステータス
送出が、Ｍ　Ｐ　Ｕ、−Ａからのコマンドと必ずしも同
期して行われないものとする。

そのような場合にＭＰＵ−ＡとＭＰＵ−Ｂのいずれが中
継メモリを用いて他方のプロセッサに対する通信を行う
かを制御するために、中継メモリの内部にロックビット
が設けられる。中継メモリばＭＰＵ−Ａ、Ｍ’ＰＵ−Ｂ
のいずれのプロセッサからも参照可能なメモリ空間であ
り、例えばＭＰＵ−ＡからＭＰＵ−Ｂに通信を行う時に
は、ＭＰＵ−Ａはロックビットを参照し、これが“０゛
、即ち未使用の状態を確認後、通信を行う。ＭＰＵ−Ｂ
からＭＰＵ−Ａへの通信についても全く同様である。

ロックビットを用いた通信フローチャート従来例を第６
図により説明する。通信のフロ′−はＭＰＵ−人９ＭＰ
Ｕ−Ｂのいずれにおいても同様で、まずロックビットを
参照して、これが′０”であればロックビットを１”と
した後に相手プロセッサに通信を行う。両プロセッサ間
の通信状態が正常であれば、例えばＭＰＵ−Ａからコマ
ンド□（１）が伝送された後に、そのコマンドへの応答
としてのステータス（１）がＭＰＵ−ＢからＭＰＵ−Ａ
に伝送ぎれる。

２つのプロセッサ間で排他的通信を行うための従来の通
信方式第２例を第７図に示す。同図でＭＰＵ−ＡとＭＰ
Ｕ−Ｂとの間では、常時一定時間６一 間隔でコマンドとステータスを交わしており、通信情報
はコマンド、あるいはステータス内にセントされた形式
で送出される。同図ＰＯＬＬコマンド、及びＰＯＬＬス
テータスはノーオペレーションのコマンド、及びノーオ
ペレーションステータスであり、これらに通信情報がセ
ントされて、実際のコマンド、及びステータスとなる。

即ち第７図で、ＭＰＵ−ＡからＭＰＵ−Ｂに通知する事
象が起こった場合には、それがコマンド（１）としてＭ
ＰＵ−Ｂに伝えられ、このコマンド（１）に対する応答
、ステータス（１）がＭｐＵ−ＢからＭＰＵ−Ａに伝え
られる。ＭＰＵ−Ｂからコマンドと非同期に通知すべき
事象が起こった場合には、それはステータス（２）とし
てＭＰＵ−Ａに伝えられる。

また、両方のプロセッサにおいて、相手のプロセッサに
通知する事象が同時に起ごった場合にはコマンドが優先
され、まずコマンド（１）とそれに対する応答としての
ステータス（１）が通信された後に、ＭＰＵ−Ｂからス
テータス（２）がＭＰＵ−Ａに伝えられる。

〔発明が解決しようとする課題〕

上述の従来のプロセッサ間通信方式の２つの例のうち、
第５図のロックビットを用いる方式においては、ＭＰＵ
−Ｂからのステータスの通信は必ずしもコマンドと同期
していないので、第６図の下部に示すようにＭＰＵ−Ａ
からはコマンド（１）を、ＭＰＵ−Ｂからはそのコマン
ドと無関係のステータス（２）を同時に送ろうとする場
合には通信の競合が起り、コマンドやステータスの再発
行を行う処理が必要となるという問題が生ずる。このケ
ースばロックビットの参照時点が全く同時でなくとも、
例えばＭＰＵ−Ａ側でロックビット“０′を確認してか
らロックビットを′１゛　とするまでのわずかの時間遅
れの間にＭＰＵ−Ｂ側からのロックビット参照が行われ
ても発生する。

ＭＰＵ−ＡとＭＰＵ−Ｂ間でのデータ伝送が、例えば数
ｍｓというような短い間隔で行われるようになると、上
述のような競合の発生頻度は高くな−７〜 す、その度にコマンド等の再発行処理が必要になり、送
信の確実性が低下するという問題点があった。

次に第７図に示した第２例においては、ロックビットを
用いた第１例と異なり、競合の問題は起こらないが、２
つのＭ、ＰＵの間でＰＯＬＬコマンドとＰＯＬＬステー
タスにより相互に常時監視を行う必要があり、それぞれ
のプロセッサにおける独自の処理の効率が低下するとい
う問題点があった。

本発明の課題は、送信の確実性を高め、各プロセッサの
独自処理の効率を向上させるプロセッサ間通信方式を提
供することである。

〔課題を解決するための手段及び作用〕本発明では第５
図の従来の通信方式第１例における中継メモリ内部に、
ロックビットの代わりに２つのプロセッサＭＰＵ、−Ａ
とＭＰＵ−Ｂとにそれぞれ対応する２つのフラグ、へフ
ラグとＢフラグを設ける。例えばＭＰＵ−ＡがＭ　Ｐ、
Ｌｊ　−Ｂに通信しようとするとき、ＭＰＵ−ＡはＡフ
ラグをオンとして通信を行い、ＭＰＵ−Ｂはその通信デ
ータを受は取った後にＡフラグをオフとする。ＭＰＵ−
ＢからＭＰＵ−Ａに通信を行うときも全く同様である。

第１図に本発明の機能ブロック図を示す。同図、により
ＭＰＵ−ＡからＭＰＵ−Ｂへの通信を説明する。ＭＰＵ
−Ｂへ通知ずべき事象、例えばコマンドが発行されると
、ＭＰＵ−Ａは、まず１で、中継メモリ内部のＡフラグ
がオンかオフかをリードし、その状態をＭＰＵ−Ａ内部
のメモリに記憶させ、これをＡ退避フラグとする。

次にＭＰＬＩ−Ａは、２でＡフラグをオンにし、その後
３で中継メモリ内のＢフラグがオンかオフかを判断する
。ここでＡフラグをオンにするのは、ＭＰＵ−Ａが通信
の優先権を得るためである。Ｂフラグのオン、オフの判
定は、このときＭＰＵ−Ｂからの通信が既に優先状態に
なっているか否かを判定するために行われる。

判定の結果、ＢフラグがオンであればＭＰＵ−Ｂからの
通信が優先されるので、ＭＰＵ−Ａは通信できず、４で
Ａ退避フラグの状態をＡフラグに戻した後に、５で通信
を一時中止し、例えば通信のタスクを待ち行列に入れて
、処理を終了する。

Ｂフラグがオフの場合、ＭＰＵ−Ａは次に６で内部のメ
モリのＡ退避フラグがオンかオフかを判定する。オンで
あれば、ここでＭＰＵ−Ａが通信を行おうとする以前か
らＡフラグがオンであったことになる。この状態は以前
にＭＰＵ−ＡからＭＰＵ−Ｂに通信データが送出されて
いるが、まだＭＰＵ−Ｂがそのデータを受は取っていな
いことを意味する。そこで判定の結果がオンである場合
には、コマンド等の２重書きを防止するためにＭＰＬＪ
−八は４でへ退避フラグの状態をＡフラグに戻した後に
、５で通信を一時中止し、通信のタスクを待ち行列に入
れて処理を終了する。

Ａ退避フラグがオフであるときには通信が可能となり、
ＭＰＵ−Ａは７でコマンド、ステータス等のＭＰＵ−Ｂ
への通信を行う。ＭＰＵ−Ｂは通信データを受は取った
後に８で中継メモリ内のＡフラグをオフとし、通信が終
了する。

以上のように、本発明では中継メモリ内部にＡ。

Ｂ２つのフラグを設けることにより、通信の競合の問題
を避けることができる。

〔実　　施　　例〕

本発明の実施例フローチャー１・を第２図に示す。

同図でＭＰＵ−ＡからＭＰＵ−Ｂへのコマンドが発行さ
れると、ステップ１のエクスチェンジ（ＸＣＨＧ）命令
で、中継メモリ内のＡフラグの状態が別の領域、例えば
ＭＰＵ−Δ内のメモリに退避され、Ａ退避フラグとされ
た後Ａフラグがオンとされる。

次にステップ２で中継メモリ内のＢフラグがオンかオフ
かが判定される。オンであれば、ＭＰＵ−Ｂが送信の優
先権を既に保持しているのでコマンドの送出は不可であ
り、ステップ４でＡ退避フラグの状態を中継メモリ内の
Ａフラグに戻し、通信を一時中止してコマンドを待ち行
列に入れ、処理を終了する。

ステップ２でＢフラグがオフと判定されると、ステップ
３でＡ退避フラグがオンかオフかを判定する。これがオ
ンであることは、現在発行されているコマンドの以前に
発行されたコマンドがＭＰＵ−Ｂ側で受は取られていな
い状態を示す。例えばＭＰＵ−Ａがイメージ処理用プロ
セッサ、ＭＰＵ−Ｂがデイスプレィ側のプロセッサであ
り、データのイメージバッファへの書込みのコマンドが
ＭＰＵ−Ａから発行されると、ＭＰ’Ｕ−Ｂ側でそのデ
ータ書込みが終了するまで、即ちコマンドに対する処理
が終了するまでＡフラグはオンになっている。このよう
な状態では、コマンドの２重書き防止のために、コマン
ド送出は不可となり、ステップ２でＢフラグがオンの場
合と同様に、ステップ４の処理後、通信は一時中止され
て、コマンドは待ち行列に入れられ、処理が終了する。

ステップ３でＡ退避フラグがオフの場合にＭＰＵ−Ｂへ
の通信が行われる。ＭＰＵ−Ｂ側でのステータス発行も
前述と全く同様に処理され、ＭＰＵ−Ａ側でのコマンド
発行の場合のＡフラグがＢフラグ、Ａ退避フラグがＢ退
避フラグ、ステップ１が５、ステップ２が６、ステップ
３が７、ステップ４が８にそれぞれ対応することになる
。

ＭＰＵ−Ａでのコマンド発行とＭＰＵ−Ｂでのステータ
ス発行とのタイミングが異なる場合の通信実施例を第３
図に示す。例１はＭＰＵ−Ｂが第２のステップ５を実行
する前にＭＰＵ−Ａがコマンドを発行する場合で、この
ときは競合は起こらず、コマンド送出の後にステータス
送出が行われる。即ぢ第２図のステップ１，２．３の処
理の後にＭＰＵ−ＡがコマンドをＭＰＵ−Ｂに送出し、
ＭＰＵ−Ｂはこれを受は取り、中継メモリのＡフラグを
オフにする。その後、ＭＰＵ−Ｂはステップ５，６．７
の処理後にステータスをＭＰＵ−Ａに送出し、ＭＰＵ−
Ａはこれを受は取った後に中継メモリのＢフラグをオフ
にする。

例２はＭＰＵ−Ａがステップ２を実行後にＭＰＵ−Ｂが
ステータスを発行する場合である。この場合ＭＰＵ−Ａ
からＭｐｕ−Ｂへのコマンド送出は例１と同様に問題な
く行われるが、ＭＰＵ−Ｂからのステータス送出は、ス
テップ６で中継メモリのＡフラグがオンと判別されるた
め不可となる。

例３はＭＰＵ−Ａがステップ２を実行する前にＭＰＵ−
Ｂがステータスを発行する場合で、ＭＰＵ−Ａはステッ
プ２でＢフラグがオンのため、またＭＰＵ−Ｂはステッ
プ６でＡフラグがオンのため、ともに相手側プロセッサ
への通信は不可となる。

例４では、ＭＰｔＪ−Ａがコマンドを発行し、そのコマ
ンドをＭＰＵ−Ｂが受信する前に、ＭＰＴＪ−Ａが次の
コマンドを発行するが、次のコマンド送出処理の開始時
にへフラグがまだオフとなっていないため、ステップ３
でＡ退避フラグがオンと判定され、ＭＰＵ−Ａからのコ
マンド送出は不可となる。

第４図は第３図の通信実施例における各フラグの状態を
示したものである。同図でＩ、　　ＩＩ、　　ＩＩＩ。

１ｖは実行順序を示ず。例１ではＭＰＵ−ＡはＩでＡフ
ラグを′１”　としてコマンドを送出し、ＭＰＵ−Ｂは
このコマンド受信後■でＡフラグを°０゛とする。同様
にＭＰＵ−Ｂは■でＢフラグを１゛としてステータスを
送出し、ＭＰＵ−Ａは■でごのステータス受信後Ｂフラ
グを°０′とする。

例２でば、ＭＰＵ−Ａからのコマンド送出がＩで行われ
る。このとき、ＭＰｔＪ−Ｂ側ではＨの状態、即ちＢフ
ラグを“１°としてステータス送出処理を行おうとする
がへフラグも　“ｌ゛であるためステータス送出は不可
となる。ＭＰＵ−ＢはＭＰＵ−Ａからのコマンド受信後
、■でＡフラグを“０゛　とする。そして、ＭＰＵ−Ｂ
は第２図のステップ８でＢフラグを“０゛に戻し、通信
を一時中止して、ステータスを待ち行列に入れ、適当な
待ち時間の後にステータス送出処理を再実行する。

例３では、ＩでＭＰＵ−Ａがコマンド送出処理を実行し
ようとするが、Ｂフラグが“１゛　となっているためコ
マンド送出が不可となり、またＭＰＵ−Ｂ側でも■でＡ
フラグが“１゛　となっているためにステータス送出が
不可となる。この場合にはＭＰＵ−Ａ側ではステップ４
でＡフラグをオフに、またＭＰＵ−Ｂ側でばステップ８
でＢフラグをオフとして送信が中止される。そして、例
えばＭＰＵ−Ａ側ではコマンドを待ぢ行列に入れ、コマ
ンド送出処理を再実行することになる。

例４では最初のコマンドはＩでＭＰＵ−Ａから送出され
る。■で次のコマンドの送出処理を実行しようとするが
Ａ退避フラグが１゛であるため次のコマンド送出は不可
となる。ＭＰＵ−Ｂ側の１１１は最初のコマンドにこ対
する処理が終了していない状態を示し、処理が終了する
とＭＰＵ−ＢはＡフラグを“０“　とする。

以上のように本発明ではＭＰＵ−ＡとＭＰＵ−Ｂとに対
してそれぞれＡフラグとＢフラグを設けることにより通
信の競合の問題を解決することが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、プロセッサ間の
通信の確実性を高め、また各プロセソ号独自の処理効率
を向上させることができる。

【図面の簡単な説明】

第１図は、本発明の機能ブロック図、 第２図は、本発明の実施例フローチャート、第３図は、
ＭＰＵ−Ａでのコマンド発行とＭＰＵ−Ｂでのステータ
ス発行のタイミングが異なる場合の通信実施例図、 第４図は、第３図の通信実施例図における各フラグの状
態を示す図、 第５図は、ロックピントを用いた従来通信方式第６図は
、ロックビットを用いた従来通信方式第１例のフローチ
ャート、 第７図は、従来の通信方式第２例図である。 特許出願人　　　富士通株式会社 番号１．　　ＩＩ、　　Ｉ［ｌ、　ＩＶは実行された順
を示す。

Claims (1)

1. 【特許請求の範囲】 １）ＡプロセッサとＢプロセッサ間の通信を中継する中
   継メモリが該Ａ、Ｂのプロセッサにそれぞれ対応するＡ
   フラグ、Ｂフラグを有するシステムにおいて、 前記Ａプロセッサから前記Ｂプロセッサに通信を行う場
   合、前記Ａプロセッサが前記Ａフラグの状態を前記Ａプ
   ロセッサ内のメモリに退避させ、Ａ退避フラグとし（１
   ）、 前記Ａフラグをオンにし（２）、 前記Ｂフラグがオンかオフかを判定し（３）、該判定の
   結果がオンであるとき、前記Ａ退避フラグの状態を前記
   Ａフラグに戻し（４）、通信を一時中止し（５）、 前記判定の結果がオフであるとき、前記Ａ退避フラグが
   オンかオフかを判定し（６）、 該判定の結果がオンであるとき、前記Ａ退避フラグの状
   態を前記Ａフラグに戻し（４）、通信を一時中止し（５
   ）、 前記判定の結果がオフであるとき、前記Ｂプロセッサに
   通信を行い（７）、 該通信終了後に前記Ｂプロセッサが前記Ａフラグをオフ
   にする（８）こととを特徴とするプロセッサ間通信方式
   。 ２）前記通信の一時中止（５）後に、通信のタスクを待
   ち行列に入れ、前記Ａフラグの状態をＡ退避フラグとす
   る（１）こと以後の動作を繰り返すことを特徴とする請
   求項１記載のプロセッサ間通信方式。