JPH01292454A

JPH01292454A - キャッシュ制御方式

Info

Publication number: JPH01292454A
Application number: JP63122511A
Authority: JP
Inventors: Atsushi Toyoshima; 豊嶋　淳
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-05-19
Filing date: 1988-05-19
Publication date: 1989-11-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は電子計算機における命令実行装置（中央処理
装置）と主記憶装置との間のデータ転送に用いられる小
容量高速半導体メモリであるキャッシュのアクセス制御
を行なうキャッシュ制御方式に関するものである。

〔従来の技術〕

第２図は従来のキャッシュ制御方式を採用したキャッシ
ュ制御装置の構成を示すブロック図である。図において
、１は高速半導体メモリであるキャッシュ、２は該キャ
ッシュ１をアクセスするためのキャッシュアクセス手段
としてのディレクトリであり、便宜上データをセットす
るセント領域数を「２」としである。雪亥ディレクトリ
２にはキャッシュ１をブロック単位にアクセスする為の
アドレスＡ及び該キャッシュ・ブロックの状態を示すフ
ラグＶ及びＭを記憶している。該キャッシュ・ブロック
はフラグｖ＝０であれば無効であり、フラグｖ−１であ
ればを効である。またフラグＭ＝Ｏであれば、該キャッ
シュ・ブロックは読み出し専用であり、主記憶装置２０
に格納されているデータと同一の写しを記憶しているこ
とを示し、フラグＭ＝１であれば、該キャッシュ・ブロ
ックのデータは変更されており、主記憶装置２０に格納
されでいるデータとは異なるデータを記憶していること
を示す。３はキャッシュ１に新たに主起を記憶するＬＲ
Ｕアレイである。４はキャッシュアドレスをセットする
キャッジエアドレスレジスタ（以降ＣＡＲと称す）、５
はディレクトリ２のセット領域ＳＯとセット領域Ｓ１と
の各データをは命令実行装置２１へデータを転送するデ
ータバス、８はＣａＰ２のアドレス等がセットされる記
憶°アドレスレジスタ（以降ＳＡＲと称す）、９は５Ａ
Ｒ８のアドレスを主記憶装置２０へ転送するアドレスバ
ス、１０は主記憶装置２０から読み出されたデータを転
送するデータバス、１１はデータバス１０等からのデー
タをセットするキャッシュ入力レジスタ（以降ＣＤＩＲ
と称す）、１２はＣＤ０Ｒ６等からのデータを主記憶装
置２０へ転送するデータバス、１３は命令実行装置２１
がキャッシュ１に対して書き込むべきデータをセットす
るストアデータレジスタ（以ｌｌ５ＴＤＲと称す）であ
る。

ディレクトリ２内のフラグ■はキャッシュ１内に格納さ
れているデータが有効であるか、無効であるかを示す第
１のフラグであり、Ｖ＝１のとき有効を示し、Ｖ＝Ｏの
とき無効を示す。また、ディレクトリ２内のフラグＭは
キャッシュ１内のデータが主記憶装置２０内に格納され
ているデータと同一の写しであるか、すでに変更され主
記憶装置２０内のデータと異なるかを示す第２のフラグ
であり、Ｍ−１のとき異なるデータを示し、Ｍ−Ｏのと
き同一のデータを示す。

次に動作について説明する。命令実行装置２１がデータ
の転送をキャッシュ１に対して要求すると、ＣａＰ２に
アドレスがセットされる０次いでＣａＰ２のアドレスの
うち下位アドレスは、ディレクトリ２、キャッシュ１及
びＬＲＵアレイ３に送られ、それらの内容が読み出され
る。さらにＣａＰ２の上位アドレスと、ディレクトリ２
のセツＨＭ域ＳＯ及びセント領域Ｓ１から読み出された
アドレス及びフラグＶ、Ｍとは選択器５に送られる。こ
こで選択器５において、セット領域ＳＯから読み出され
たアドレスとＣａＰ２の上位アドレスとが一致し、かつ
フラグがＶ−１であれば、キャッシュ１のセント領域Ｓ
Ｏ及びセット領域Ｓ１から読み出されたデータのうちセ
ット領域ＳＯから読み出されたデータがＣＤ０Ｒ６にセ
ットされ、データバス７を介して命令実行装置２１へ転
送される。同様にディレクトリ２のセット領域Ｓ！から
読み出されたアドレスがＣａＰ２の上位アドレスと一致
しかつフラグがＶ＝１であれば、キャッシュ１のセット
領域Ｓ１から読み出されたデータがＣＤ０Ｒ６にセント
され、データバス７を介して命令実行装置２１へ転送さ
れる。

しかし、ディレクトリ２のセット領域ＳＯ及びセット領
域Ｓ１から読み出したアドレスがいずれもＣａＰ２の上
位アドレスと一致しないか、もしくは一致してもフラグ
ｖ＝０であった場合には必要とするデータがキャッシュ
１に存在しなかった（以降キャッシュミスという）こと
になり、ＬＲＵアレイ３から読み出した情報によって主
記憶装置２０からデータを転送し、キャッシュ１のいず
れかのセット領域にデータを転送し、対応するディレク
トリ２の内容を変更する。このＬＲＵアレイ３の情報は
通常キャッシュ１のセット領域ＳＯに対してアクセスし
た後は次にデータ転送すべきセット領域としてセット領
域３１４、キャッシュ１のセット領域Ｓ１に対してアク
セスした後は次にデータ転送すべきセット領域としてセ
ット領域ＳＯを選択するように制御されている。

さて、キャッシュミスが生じた場合選択器５はＬＲＵア
レイ３から読み出した情報によって選択したセット領域
の■及びＭのフラグがｖ＝０またはＶ＝１かつＭ＝０で
あれば、ＣＡＲ４のアドレスを５ＡＲ８にセントし、ア
ドレスバス９を介し主記憶装置２０に送り、データ転送
を要求する。

次いで主記憶装置２０から読み出されたデータはデータ
バス１０を介してＣＤＩＲＩＩにセントされ、ＣＡＲ４
の下位アドレスと選択器５とによって指定きれるキャッ
シュ１のセット領域にデータを書き込み、しかる後にＣ
ＡＲ４の下位アドレスと選択器５とによって指定される
ディレクトリ２のセントロｉ域にＣＡＲ４の上位アドレ
スを書き込むと同時に、フラグｖ＝１．フラグＭ＝Ｏと
し、キャッシュ１に書き込んだデータを読み出し、デー
タバス７を介して命令実行装置２１に転送する。

また、キャッシュミスが生じた場合に選択したセット領
域がフラグＶ＝１かつフラグＭ＝１であった場合には、
キャッシュ１の指定されたブロックには主記憶装置２０
に格納されているデータとは異なる内容のデータが記憶
されているので、まずキャッシュ１に記憶されているデ
ータを主記憶装置２０へ書き戻さねばならない、そこで
５ＡＲ８にはディレクトリ２から読み出したアドレスの
うち選択器５によって指定されたセット領域のアドレス
とＣＡＲ４の下位アドレスとがセットされ、アドレスバ
ス９を介して主記憶装置２０へ送られるとともに、キャ
ッシュ１から読み出したデータのうち選択器５によって
指定されたセット領域のデータをＣＤ０Ｒ６にセットし
、データバス１２を介して主記憶装置２０に転送する。

しかる後にディレクトリ２の指定されたブロックに対応
する部分のフラグをＶ＝０とする。さらにデータ転送後
、ＣＡＲ４のアドレスを５ＡＲ８にセントしアドレスバ
ス９を介して主記憶装置２０に送り、データ転送を要求
し、データバス１０を介して転送されたデータをキャッ
シュ１に書き込むとともに、ＣＡＲ４の上位アドレスを
ディレクトリ２に書き込むと同時にフラグｖ＝１．フラ
グＭ＝Ｏとし、キャッシュ１〈書き込んだデータを読み
出しデータバス７を介して命令実行装置２１に転送する
。

次に命令実行装置２１がデータの書き込みをキャッシュ
１に対して要求した場合を説明する。命令実行装置２１
がデータの書き込みを要求すると、ＣＡＲ４にアドレス
がセットされるとともに書き込むべきデータが５ＴＤＲ
１３にセットされる。

次いで、ＣＡＲ４の下位アドレスはディレクトリ２、キ
ャッシュ１及びＬＲＵアレイ３に送られ内容が読み出さ
れる。さらに、ＣＡＲ４の上位アドレスとディレクトリ
２のセット領域ＳＯ及びセットｊＪ域Ｓｌから読み出さ
れたアドレス及びフラグＶ、Ｍとは選択器５に送られる
。ここで、セット領域ＳＯまたはセラ）　９Ｍ域Ｓ１か
ら読み出したアドレスＣＡＲ４の上位アドレスと一致し
、しかもフラグＶ＝１でかつフラグＭ＝１であれば５Ｔ
ＤＲ１３のデータがＣＤＩＲＩＩにセットされ、キャッ
シュ１のうちアドレスの一致したセット領域に書き込ま
れ、書き込み動作は終了する。

もし、アドレスが一致しフラグＶ＝１であり、かつフラ
グＭ＝Ｏであった場合には、該当するセット領域のディ
レクトリ２のフラグをＭ＝１とした後に、５ＴＤＲ１３
のデータをＣＤＩＲＩＩにセントし、キャッジ：Ｌ１に
書き込む、さらにキャッシュミスが生じた場合に、選択
器５はＬＲＵアレイ３から読み出した情報によって選択
したセントＦＪ域のＶ及びＭのフラグがＶ＝Ｑまたはｖ
＝１かつＭ−０であれば、ＣＡＲ４のアドレスを５ＡＲ
８にセントし、アドレスバス９を介しそのアドレスを主
記憶装置２０に送り、データ転送を要求する。次いで主
記憶装置２ｏがら読み出されたデータはデータバス１０
を介しＣＤＩＲＩＩにセットされ、その後キャッシュ１
に書き込まれるとともに、ディレクトリ２にはＣＡＲ４
の上位アドレスを書き込み同時にフラグｖ＝１．フラグ
Ｍ−１とする。その後５ＴＤＲ１３のデータをＣＤＩＲ
ＩＩにセットしキャッジユニに書き込む。

また、キャッシュミスが生じた場合に選択したセット領
域がフラグＶ−１でかつフラグＭ−１であった場合には
、ディレクトリ２の選択したセント領域から読み出した
アドレスとＣＡＲ４の下位アドレスとを５ＡＲ８にセッ
トし、アドレスバス９を介して主記憶装置２０へ送ると
ともに、キャッシュ１からデータを読み出し、ＣＤ０Ｒ
６にセットし、データバス１２を介し主記憶装置２０に
転送する。しかる後に、ディレクトリ２の選択されたブ
ロックに対応するフラグをｖ−Ｏとし、さらに、データ
転送後ＣＡＲ４のアドレスを５ＡＲ８にセットしアドレ
スバス９を介して主記憶装置２０に送り、データ転送を
要求する。そしてデータバス１０を介して転送されたデ
ータをキャッシュ１に書き込むとともに、ＣＡＲ４の上
位アドレスをディレクトリ２に書き込み同時にフラグＶ
＝１、フラグＭ＝１とする。その後５ＴＤＲＩ３のデー
タをＣＤＩＲＩＩにセットし、キャッシュ１に書き込む
。

〔発明が解決しようとする課題〕

従来のキャッシュ制御方式は上述したように主記憶装置
に格納されているデータとは異なるデータがキャッシュ
に格納されるので、キャッシュの記憶領域が一時的に故
障した場合には主記憶装置から再度データを読み直しキ
ャッシュに書き込むという手段が取ることができず、キ
ャッシュの一時故障により破壊されたデータの修復を図
ることができないという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、キャッシュの一時故障によってキャッシュ内
に格納されていたデータが破壊されてもデータの修復を
図れるキャッシュ制御方式を得ることを目的とする。

〔課題を解決するための手段〕この発明に係るキャッシュ制御方式は、キャッシュ１内
の複数のセット領域ＳＯ，Ｓ１のうちの限られたセット
領域に主記憶装置２０内のデータと異なるデータを格納
するとともに、この異なるデータを補助バッファ１６に
も格納し、キャッシュ１から読み出したデータに誤りが
あった場合に、補助バッファ１６に格納されたデータを
キャッシュ１に書き戻すことを特徴とするものである。

〔作用〕

キャッシュ１内の例えばセント領域ＳＯには主記憶装置
２０内のデータとは異なるデータが格納される。また、
その異なるデータは補助バッファ１６にも格納される。

ここで、キャッシュ１のセット領域ＳＯから読み出され
たデータに誤りがあると、補助バッファ１６内のデータ
がセット領域ＳＯに書き込まれる。したがって、キャッ
シュ１の一時時な故障によって破壊されたデータの修復
を行なうことができる。

〔発明の実施例〕

第１図はこの発明の一実施例に係るキャッシュ制御方式
を採用したキャッシュ制御装置の構成を示すブロック図
である。第１図において、第２図に示す構成要素に対応
するものには同一の参照符を付し、その説明を省略する
。第１図において、１５はこの実施例による選択器、工
６は主記憶装置２０内のデータとは異なるデータを格納
する補助バッファ、１７は補助バッファ１６の出力デー
タをセットする補助バッファ出力レジスタ（以降ＢＲと
称す）、１８はＣＤ０Ｒ６のデータの誤りを検出するエ
ラー検出器、１９はエラー検出器１８からの誤り信号を
転送する誤り信号線である。

次に動作について説明する。

命令実行装置２１からデータの転送要求があると、ＣＡ
Ｒ４にアドレスがセントされ、ＣＡＲ４の下位アドレス
がディレクトリ２、キャッシュ１、ＬＲＵアレイ３及び
補助バッファ１６に送られ、それらの内容が読み出され
る。さらに、ＣＡＲ４の上位アドレスとディレクトリ２
のセット領域ＳＯ及びセット領域Ｓ１から読み出された
アドレス及びフラグＶ、　Ｍが選択器１５に送られる。

ここでディレクトリ２のセット領域ＳＯから読み出され
たアドレスとＣＡＲ４の上位アドレスとが一致しかつフ
ラグＶ＝１であれば、キャッシュ１のセラ）　？ｉｌ域
ＳＯから読み出されたデータがＣＤ０Ｒ６にセットされ
る。ＣＤ０Ｒ６にセットされたデータはエラー検出器１
８で誤りがあるか検査され、誤りがなければデータバス
７を介して命令実行装置２１に転送されるが、エラー検
出器１８が誤りを検出した場合には誤り信号１９が選択
器１５に送られる。選択器１５はディレクトリ２内のセ
ット領域ＳＯのフラグＭを３周べＭ＝Ｏであれば、ディ
レクトリ２のセント領域ＳＯから読み出したアドレスと
ＣＡＲ４の下位アドレスとを５ＡＲ８にＯセットし、アドレスバス９を介して主記憶装置１１にセ
ットされ、キャッシュ１のセット領域ＳＯに書き込まれ
、データが修復される。同時にデータはＢＲ１７にもセ
ットされ、データバス７を介して命令実行装置２１に転
送される。またフラグＭを検査した結果Ｍ＝１であれば
、あらかじめ補助バッファ１６に記憶されていたデータ
を読み出しＢＲ１７にセットし、データバス７を介して
命令実行装置２１に転送するとともにキャッシュ１のセ
ット領域ＳＯに書き込み、キャッシュ１のデータを修復
する。ディレクトリ２のセット領域Ｓ１から読み出され
たアドレスがＣＡＲ４の上位アドレスと一致しフラグが
Ｖ＝１であった場合にもセット領域ＳＯの場合と同様に
動作する。

キャッシュミスが生じ、ＬＲＵアレイ３によって選択さ
れたディレクトリ２内のセット領域がフラグＶ＝０また
はフラグＶ＝１かつフラグＭ＝０を有する場合には、Ｃ
ＡＲ４の２ドレスを５ＡＲ８にセントしアドレスバス９
を介して主記憶装置２０に送り、データ転送を要求する
。データｔｓ、Ｉス１０を介して主記憶装置２０から転
送されたデータはＣＤＩＲＩＩにセットされ、キャッシ
ュ１に書き込まれ、ディレクトリ２にはＣＡＲ４の上位
アドレスが書き込まれフラグｖ＝１．フラグＭ＝０とな
る０次いでキャッシュ１からデータが読み出されＣＤ０
Ｒ６にセントされる。ＣＤ０Ｒ６にセントされたデータ
に誤りがなければＣＤ０Ｒ６のデータがデータバス７を
介して命令実行装置２１に送られる。エラー検出器１８
によって誤りが検出された場合には、キャッシュミスし
なかった場合と同様な修復処理が行なわれた後にデータ
が命令実行装置２１に送られる。

またキャッシュミスが生じ、ＬＲＵアレイ３によって選
択されたセット領域がフラグＶ＝１かつフラグＭ＝１で
あった場合には、ディレクトリ２の選択されたセット領
域から読み出されたアドレスとＣＡＲ４の下位アドレス
とを５ＡＲ８にセットし、アドレスバス９を介して主記
憶装置２０に送る。それと同時にキャッシュ１の選択さ
れたセソ）　６Ｍ域からデータを読み出し、ＣＤ０Ｒ６
にセットする。ＣＤ０Ｒ６にセントされたデータに誤り
がなければ、ＣＤ０Ｒ６のデータをデータバス１２を介
して主記憶装置２０に転送するが、エラー検出器１８に
よって誤りが検出された場合には、補助バッファ１６か
ら読み出されたデータをＢＲ１７にセットし、データバ
ス１２を介して主記憶装置２０に転送する。

その後キャッシュミスでフラグ■＝０またはフラグＶ＝
１かつフラグＭ＝０の場合と同様に主記憶装置２０から
データを転送しキャッシュ１に書き込み、ディレクトリ
２の内容を更新し、データを命令実行装置２１に転送す
る。

次に命令実行装置２１がキャッシュ１に対してデータの
書込み要求を行った場合について説明する。

まずアドレスＣＡＲ４にセントされ、データが５ＴＤＲ
１３にセットされると、ＣＡＲ４の下位アドレスがディ
レクトリ２．キャッシュ１゜ＬＲＵアレイ３及び補助バ
ッファ１６に送られ、それらの内容が読み出される。次
いでＣＡＲ４の上位アドレス及びディレクトリ２のセン
ト領域ＳＯ及びセット領域Ｓ１のアドレスとフラグＶ、
　Ｍとが選択器１５に送られる。ここでセント領域ＳＯ
もしくはセット領域Ｓ１から読み出したアドレスＣＡＲ
４の上位アドレスとが一致し、フラグＶ＝１かつフラグ
Ｍ＝１であった場合には、５ＴＤＲ１３のデータがＣＤ
ＩＲＩＩにセットされ、該当するキャッシュ１のセット
領域及び補助バッファ１６にデータが書き込まれ、動作
は終了する。

また、ディレクトリ２のセット領域ｓＯまたはセット領
域Ｓｌから読み出したアドレスとＣＡＲ４の上位アドレ
スとが一致しフラグがＶ＝１がっＭ＝Ｏであり、他のセ
ットのフラグがｖ＝ｏであるかまたはＶ＝１かっＭ＝Ｏ
であった場合には、キャッシュ１の該当するセット領域
からデータを読み出し、ＣＤ０Ｒ６にセットする。ＣＤ
０Ｒ６のデータに誤りかなければ、ＣＤ０Ｒ６のデータ
を補助バッファ１６に書き込むが、エラー検出器１８に
よりＣＤ０Ｒ６のデータに誤りがあることが検出される
と、誤り信号線１９の誤り信号が選択器１５に送られる
０選択器１５はディレクトリ２からアドレスのうち冨亥
当するセット領域から読み出されたアドレスとＣＡＲ４
の下位アドレスとを５ＡＲ８にセットし、アドレスバス
９を介して主記憶装置２０に送り、データ転送を要求す
る。

データバス１０を介して主記憶装置２０から転送された
データはＣＤＩＲＩＩにセットされ、キャッシュ１の該
当するセラ）　６Ｎ域及び補助バッファ１６に書き込ま
れる。補助バッファ１６にデータが書き込まれた後、デ
ィレクトリ２の該当するセット領域のフラグはＶ＝１か
つＭ＝１とされる。

その後５ＴＤＲ１３のデータがＣＤＩＲＩＩにセットさ
れ、さらにキャッシュ１及び補助バッファ１６に書き込
まれ動作が終了する。

次にディレクトリ２のセット領域ＳＯまたはセット領域
Ｓ１から読み出したアドレスとＣＡＲ４の上位アドレス
とが一致し、フラグがＶ＝１かつＭ−０であるが、他の
セントのフラグがＶ＝１かつＭ−１であった場合は、ま
ずディレクトリ２のセント領域のうちフラグがＶ−１か
つＭ＝１であったセット領域から読み出したアドレスと
ＣＡＲ４の下位アドレスとを５ＡＲ８にセットし、アド
レスバス９を介して主記憶装置２０に送り、同時にキャ
ッシュ１の該当するセント領域からデータを読み出しＣ
Ｄ０Ｒ６にセットする。ＣＤ０Ｒ６のデータに誤りがな
ければＣＤ０Ｒ６のデータをデータバス１２を介して主
記憶装置２０に転送するが、エラー検出器１８によって
誤りが検出された場合には、補助バッファ１６からデー
タを読み出しＢＲ１７にセットした後、ＢＲ１７のデー
タをデータバス１２を介し主記憶装置２０へ転送する。

データの転送終了後、ディレクトリ２のＶ＝１かつＭ＝
１であったセット領域のフラグをＶ＝１かつＭ−０とす
る。その後、アドレスが一致しフラグｖ＝１かつフラグ
Ｍ＝Ｏであったセット領域のデータをキャッシュ１から
読み出し、ＣＤ０Ｒ６にセットする。ＣＤ０Ｒ６のデー
タに誤りがなければＣＤ０Ｒ６のデータを補助バッファ
１６に書き込ｐが、もしエラー検出器１８により誤りが
検出された場合には、主記憶装置２０からデータを読み
出し、キャッシュ１１及び補助バッファ１６にデータを
書き込んだ後、ディレクトリ２の該当するセット領域の
フラグをＶ＝１かつＭ＝１とする。・その後５ＴＤＲ１
３のデータをＣＤｌＲ１１にセントし、キャッシュ１及
び補助バッファ１６に書き込む。

次にキャッシュミスが生じた場合について説明する。ま
ず、ディレクトリ２から読み出したセット領域ＳＯ及び
セット５１１３１ｉ　Ｓ　１のいずれのセット領域のフ
ラグもｖ−０であるか、もしくはｖ＝１かつＭ＝Ｏであ
れば、ＣＡＲ４のアドレスを５ＡＲ８にセットし、アド
レスバス９を介して主記憶装置２０へ送り、データ転送
を要求する。主記憶装置２０からデータバス１０を介し
転送されたデータはＣＤＩＲＩＩにセットされ、さらに
キャッシュ１のセント領域のうちＬＲＵアレイ３によっ
て選択されたセント領域と補助バッファ１６とＣＤＩＲ
ＩＩのデータが書き込まれる。ディレクトリ２のセント
領域のうちＬＲＵアレイ３によって選択されたセラ）　
ｔｉｌｔ域にはＣＡＲ４の上位アドレスが書き込まれ、
同時にフラグＶ＝１かつフラグＭ−１となる。その後、
５ＴＤＲ１３のデータがＣＤＩＲＩＩにセットされ、さ
らにキャッシュｌの選択されたセット領域と補助バッフ
ァ１６とにＣＤＩＲＩＩのデータが書き込まれる。

また、キャッシュミスが生じた場合で、ディレクトリ２
から読み出したセット領域ＳＯまたはセット領域Ｓ１の
いずれかのセント領域のフラグがＶ＝１かつＭ＝１であ
った場合には、ディレクトリ２のＶ−１かつＭ−１であ
るセラ）Ｈ域から読み出したアドレスとＣＡＲ４の下位
アドレスとを５ＡＲ８にセットし主記憶装置２０に送る
と同時にキャッシュ１の該当するセット領域から読み出
したデータとｑＤＯＲ６にセットし、ＣＤＯＲ６のデー
タに誤りがなければ、ＣＤ０Ｒ６のデータをデータバス
１２を介し主記憶装置２０に転送する。しかし、エラー
検出器１８によって誤りが検出された場合には、補助バ
ッファ１６からデータを読み出してＢＲ１７にセットし
、データバス１２を介してＢＲ１７のデータを主記憶装
置２０に転送する。転送終了後、ディレクトリ２のセッ
トのうちＶ＝１かつＭ＝１であったセット領域のフラグ
をＶ＝１かつＭ−０とする。しかる後にＣＡＲ４のアド
レスを５ＡＲ８にセットし、アドレスバス９を介して主
記憶装置２０へ送り、データ転送を要求する。主記憶装
置２０からデータバス１０を介し転送されたデータは、
ＣＤＩＲＩＩにセットされ、キャッシュ１のセット領域
のうちＬＲＵアレイ３によって選択されたセット領域と
補助バッファ１６とにＣＤＩＲＩＩのデータが書き込ま
れ、ディレクトリ２のセット領域のうち同様にＬＲＵア
レイ３によって選択されたセット領域にはＣＡＲ４の上
位アドレスが書き込まれると同時にフラグがｖ＝ｔかつ
Ｍ＝１とされる。

その後、５ＴＤＲ１３のデータがＣＤＩＲＩＩにセット
され、さらにキャッシュ１と補助バッファ１６とにＣＤ
ＩＲＩＩのデータが書き込まれ、動作が終了する。

上記実施例によれば、キャッシュ１の２個のセット領域
Ｓ０，３１のうちの一方のセント領域のみが主記憶装置
２０内のデータと異なるデータを格納するようにしたの
で、補助バッファ１６の記憶容量は１セット分でよ（、
キャッシュ１のデータが破壊されても補助バッファ１６
のデータをキャッシュ１に書き込み、データの修復を行
なうことができる。

なおこの実施例では、キャッシュ１のセント領域数を２
個としたが、それ以上でもよく、キャッシュ１のセット
？ｉｌ域数が多い場合には補助バッファ１６の数を２個
以上としてもよい。

〔発明の効果〕

以上のように本発明によれば、キャッシュ内の複数のセ
ント領域のうちの限られたセント領域に主記憶装置内の
データと異なるデータを格納するとともに、この異なる
データを補助バッファにも格納し、キャッシュから読み
出したデータに誤りがあった場合に、補助バッファに格
納されたデータをキャッシュに書き戻すようにしたので
、キャッシュの一時故障によってキャッシュ内のデータ
が破壊されても補助バッファに格納されているデータあ
るいは主記憶装置に格納されているデータをキャッシュ
に書き込むことができ、これによりキャッシュ内のデー
タの修復を図れ、キャッシュの信転性が向上するという
効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るキャッシュ制御方式
を採用したキャッシュ制御装置の構成を示すブロック図
、第２図は従来のキャッシュ制御方式を採用したキャッ
シュ制御装置の構成を示すブロック図である。１・・・・・・キャッシュ、２・旧・・ディレクトリ　
（キャッシュアクセス手段）、１６・・・・・・補助バ
ッファ、２０・・・・・・主記憶装置、Ｓｏ、Ｓｌ・・
・・・・セット領域、■・・・・・・第１のフラグ、Ｍ
・・・・・・第２のフラグ。代理人　　大暑　増雄（ばか２名）

Claims

【特許請求の範囲】

データをセットする複数のセット領域を有するキャッシ
ュと、このキャッシュをアクセスするためのキャッシュ
アクセス手段とを具備し、上記キャッシュアクセス手段
には、上記キャッシュ内に格納されているデータが有効
であるか、無効であるかを示す第１のフラグと、上記デ
ータが有効である場合には上記キャッシュ内のデータが
主記憶装置内に格納されているデータと同一の写しであ
るか、すでに変更され主記憶装置内のデータと異なるか
を示す第２のフラグとが設けられ、上記第１のフラグと
上記第２のフラグとに従って上記キャッシュを制御する
キャッシュ制御方式において、上記キャッシュ内の複数
のセット領域のうちの限られたセット領域に上記主記憶
装置内のデータと異なるデータを格納するとともに、こ
の異なるデータを補助バッファにも格納し、上記キャッ
シュから読み出したデータに誤りがあった場合に、上記
補助バッファに格納されたデータを上記キャッシュに書
き戻すことを特徴とするキャッシュ制御方式。