JPH01291344A - アドレス拡張回路 - Google Patents
アドレス拡張回路Info
- Publication number
- JPH01291344A JPH01291344A JP63121624A JP12162488A JPH01291344A JP H01291344 A JPH01291344 A JP H01291344A JP 63121624 A JP63121624 A JP 63121624A JP 12162488 A JP12162488 A JP 12162488A JP H01291344 A JPH01291344 A JP H01291344A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- bus
- bus master
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006866 deterioration Effects 0.000 abstract 2
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アドレス拡張回路に係り、とくにマイクロプ
ロセッサを使用したシステムのアドレス拡張回路に関す
る。
ロセッサを使用したシステムのアドレス拡張回路に関す
る。
マイクロプロセッサを使用したシステムのアドレス拡張
回路、之して、従来より、−組のアドレス拡張レジスタ
と拡張アドレス発生回路とを備えたものが、比較的多く
知られている。
回路、之して、従来より、−組のアドレス拡張レジスタ
と拡張アドレス発生回路とを備えたものが、比較的多く
知られている。
従来のアドレス拡張回路は、システム・ハスを使用する
バス・マスクとは無関係に同一のアドレス拡張レジスタ
から拡張アドレスが発生するようになっている。このた
め、各バス・マスク毎に異なった拡張アドレス空間を使
用する場合には、各バス・マスクの切り換え時に、所定
のプログラムに従ってアドレス拡張レジスタの値を変更
しなければならないという事態が生じている。
バス・マスクとは無関係に同一のアドレス拡張レジスタ
から拡張アドレスが発生するようになっている。このた
め、各バス・マスク毎に異なった拡張アドレス空間を使
用する場合には、各バス・マスクの切り換え時に、所定
のプログラムに従ってアドレス拡張レジスタの値を変更
しなければならないという事態が生じている。
このため、バス・マスクがダイナミックに切り換わる場
合には、アドレス拡張レジスタ変更の為の時間が必要と
なり、システムのデータ処理能力が低下してしまうとい
う不都合が生じている。
合には、アドレス拡張レジスタ変更の為の時間が必要と
なり、システムのデータ処理能力が低下してしまうとい
う不都合が生じている。
本発明の目的は、かかる従来例の有する不都合を改善し
、とくに拡張アドレス空間の使用を迅速に行なうととも
に、これを使用することによりシステム全体のデータ処
理能力の低下を有効に防止することのできるアドレス拡
張回路を提供することにある。
、とくに拡張アドレス空間の使用を迅速に行なうととも
に、これを使用することによりシステム全体のデータ処
理能力の低下を有効に防止することのできるアドレス拡
張回路を提供することにある。
本発明では複数のバスマスタと、この各バスマスタに対
応する複数のアドレス拡張レジスタとを設け、各バスマ
スタのいずれかを必要に応じて選択するアービタ回路を
前記各バスマスタに併設するとともに、このアービタ回
路により選択されたバスマスタの選定信号を入力すると
これに対応したアドレス拡張レジスタを直ちに選択する
セレクタ回路を設け、このセレクタ回路及びアービタ回
路の出力を入力すると直ちに拡張アドレスを出力する拡
張アドレス発生回路を具備する、という構成を採ってい
る、これによって前述した目的を達成しようとするもの
である。
応する複数のアドレス拡張レジスタとを設け、各バスマ
スタのいずれかを必要に応じて選択するアービタ回路を
前記各バスマスタに併設するとともに、このアービタ回
路により選択されたバスマスタの選定信号を入力すると
これに対応したアドレス拡張レジスタを直ちに選択する
セレクタ回路を設け、このセレクタ回路及びアービタ回
路の出力を入力すると直ちに拡張アドレスを出力する拡
張アドレス発生回路を具備する、という構成を採ってい
る、これによって前述した目的を達成しようとするもの
である。
以下、本発明の一実施例を第１図に基づいて説明する。
この第１図の実施例は、複数のバスマスタ１゜２．３と
、この各バスマスタ１，２．３に対応する複数のアドレ
ス拡張レジスタＬＡ、２Ａ、３Ａとを備えている。これ
らのバスマスタ１，２．３のいずれかを必要に応じて選
択するアービタ回路４が併設されている。このアービタ
回路４により選択されるバスマスタの選定信号Ａを入力
すると、直ちにこれに対応したアドレス拡張レジスタを
選択するセレクタ回路５を備えている。そして、このセ
レクタ回路５及びアービタ回路４の出力を入力すると直
ちに拡張アドレスＢを出力する拡張アドレス発生回路６
が装備されている。
、この各バスマスタ１，２．３に対応する複数のアドレ
ス拡張レジスタＬＡ、２Ａ、３Ａとを備えている。これ
らのバスマスタ１，２．３のいずれかを必要に応じて選
択するアービタ回路４が併設されている。このアービタ
回路４により選択されるバスマスタの選定信号Ａを入力
すると、直ちにこれに対応したアドレス拡張レジスタを
選択するセレクタ回路５を備えている。そして、このセ
レクタ回路５及びアービタ回路４の出力を入力すると直
ちに拡張アドレスＢを出力する拡張アドレス発生回路６
が装備されている。
次に、上記実施例の動作を説明する。
バス・マスタ１．バス・マスタ２及びバス・マスタ３の
各オリジナル・アドレスは、アービタ回路４に入力され
、ただ一つのハス・マスクが選択され、拡張アドレス発
生回路６に入力される。アドレス拡張レジスタＩＡ、ア
ドレス拡張レジスタ２Ａ、 アドレス拡張レジスタ３Ａ
ばセレクタ回路８に入力され、アービタ回路４からのバ
ス・マスク選択信号Ａにより、各バス・マスク１，２．
３と組になるアドレス拡張レジスタＩＡ、２Ａ、３Ａが
選択され拡張アドレス発生回路６に送り出される。拡張
アドレス発生回路６はアービタ回路４及びセレクタ回路
５の出力から拡張アドレスＢを発生し、システムバス（
図示せず）に出力する。
各オリジナル・アドレスは、アービタ回路４に入力され
、ただ一つのハス・マスクが選択され、拡張アドレス発
生回路６に入力される。アドレス拡張レジスタＩＡ、ア
ドレス拡張レジスタ２Ａ、 アドレス拡張レジスタ３Ａ
ばセレクタ回路８に入力され、アービタ回路４からのバ
ス・マスク選択信号Ａにより、各バス・マスク１，２．
３と組になるアドレス拡張レジスタＩＡ、２Ａ、３Ａが
選択され拡張アドレス発生回路６に送り出される。拡張
アドレス発生回路６はアービタ回路４及びセレクタ回路
５の出力から拡張アドレスＢを発生し、システムバス（
図示せず）に出力する。
バス・マスクが切り換わる時は、アービタ回路４からの
バス・マスク選択信号Ａにより新たなバス・マスタ１，
２又は３と組みになるアドレス拡張レジスタＬＡ、２Ａ
又は３Ａが自動的に選択される。
バス・マスク選択信号Ａにより新たなバス・マスタ１，
２又は３と組みになるアドレス拡張レジスタＬＡ、２Ａ
又は３Ａが自動的に選択される。
この間、アドレス拡張レジスタＩへ〜３Ａの選択出力は
瞬時に行われる。従って、従来の如く切り換えに要する
プログラムの実行時間等を全く必要としていない。
瞬時に行われる。従って、従来の如く切り換えに要する
プログラムの実行時間等を全く必要としていない。
以上のように、本発明によると、バス・マスク毎のアド
レス拡張レジスタと、システム・バスを使用しているバ
ス・マスクのアドレス拡張レジス夕を選択するセレクタ
回路とを有し、システム・バスを使用しているハス・マ
スクのアドレス拡張レジスタが自動的に選択されるよう
に構成したことから、各ハス・マスクが異なった拡張ア
ドレス空間を使用する場合でも、アドレス拡張レジスタ
値の変更無しでダイナミックに迅速にシステム・バスを
使用することが可能となり、これがため、システム全体
のデータ処理能力の低下を有効に防止することができる
という従来にない優れたアドレス拡張回路を提供するこ
とができる。
レス拡張レジスタと、システム・バスを使用しているバ
ス・マスクのアドレス拡張レジス夕を選択するセレクタ
回路とを有し、システム・バスを使用しているハス・マ
スクのアドレス拡張レジスタが自動的に選択されるよう
に構成したことから、各ハス・マスクが異なった拡張ア
ドレス空間を使用する場合でも、アドレス拡張レジスタ
値の変更無しでダイナミックに迅速にシステム・バスを
使用することが可能となり、これがため、システム全体
のデータ処理能力の低下を有効に防止することができる
という従来にない優れたアドレス拡張回路を提供するこ
とができる。
第１図は本発明の一実施例を示すブロック図である。
１〜３・・・・・・ハス・マスク、ＩＡ〜３Ａ・・・・
・・アドレス拡張レジスタ、４・・・・・・アービタ回
路、５・・・・・・セレクタ回路、６・・・・・・拡張
アドレス発生回路。
・・アドレス拡張レジスタ、４・・・・・・アービタ回
路、５・・・・・・セレクタ回路、６・・・・・・拡張
アドレス発生回路。
Claims (1)
- （１）、複数のバスマスタと、この各バスマスタに対応
する複数のアドレス拡張レジスタとを設け、前記各バス
マスタのいずれかを必要に応じて選択するアービタ回路
を前記各バスマスタに併設するとともに、このアービタ
回路により選択されたバスマスタの選定信号を入力する
とこれに対応したアドレス拡張レジスタを直ちに選択す
るセレクタ回路を設け、 このセレクタ回路及び前記アービタ回路の出力を入力す
ると直ちに前記拡張アドレスを出力する拡張アドレス発
生回路を具備したことを特徴とするアドレス拡張回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121624A JPH01291344A (ja) | 1988-05-18 | 1988-05-18 | アドレス拡張回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121624A JPH01291344A (ja) | 1988-05-18 | 1988-05-18 | アドレス拡張回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291344A true JPH01291344A (ja) | 1989-11-22 |
Family
ID=14815868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63121624A Pending JPH01291344A (ja) | 1988-05-18 | 1988-05-18 | アドレス拡張回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291344A (ja) |
-
1988
- 1988-05-18 JP JP63121624A patent/JPH01291344A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141713A (en) | Bus arbitrator with a hierarchical control structure | |
| US6397318B1 (en) | Address generator for a circular buffer | |
| JPH07253922A (ja) | アドレス生成回路 | |
| JPH02226336A (ja) | デジタル信号処理装置 | |
| JPH01291344A (ja) | アドレス拡張回路 | |
| JPH01273132A (ja) | マイクロプロセッサ | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPS621055A (ja) | ダイレクト・メモリ・アクセス・コントロ−ラ | |
| JP3323526B2 (ja) | ディジタル信号プロセッサ | |
| JPH02105951A (ja) | アドレスデータ作成回路及びこれを内蔵するデジタル信号処理装置 | |
| JP3282413B2 (ja) | 信号処理器 | |
| KR100207651B1 (ko) | 메모리 엑세스 장치 | |
| JPH03246651A (ja) | メモリコントロール回路 | |
| JPH0432949A (ja) | Ｉ／ｏポートアドレス拡張方式 | |
| JPH01251132A (ja) | バッファメモリ制御装置 | |
| JPH05158737A (ja) | データメモリ読み出し装置 | |
| JPH0573297A (ja) | マイクロコンピユータ | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH07281869A (ja) | 演算ネットワーク | |
| JPH06187065A (ja) | クロック切換回路 | |
| JPH06124589A (ja) | メモリ制御回路 | |
| JPH07210371A (ja) | パイプライン型除算処理装置 | |
| JPH04138582A (ja) | 単一命令型並列計算機 | |
| JPH02141825A (ja) | 演算装置 | |
| JPH0465713A (ja) | ディジタル信号処理回路 |