JPH01290224A - 表面平坦化処理工程をもつ半導体装置の製造方法 - Google Patents
表面平坦化処理工程をもつ半導体装置の製造方法Info
- Publication number
- JPH01290224A JPH01290224A JP12086588A JP12086588A JPH01290224A JP H01290224 A JPH01290224 A JP H01290224A JP 12086588 A JP12086588 A JP 12086588A JP 12086588 A JP12086588 A JP 12086588A JP H01290224 A JPH01290224 A JP H01290224A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulator
- etching
- processed
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000012212 insulator Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 abstract description 33
- 230000002093 peripheral effect Effects 0.000 abstract description 8
- 239000007789 gas Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000010453 quartz Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
主として絶縁層の凹凸表面を平坦化するための処理を伴
う導体装置の製造方法に関し。
う導体装置の製造方法に関し。
被処理基板全面における平坦性を向上することを目的と
し。
し。
レジストが塗布された凹凸表面を存する被処理基板を該
レジストおよび被処理基板表面を等速条件下でドライエ
ツチングすることによって該被処理７１：板表面を平坦
化するに際して、該被処理基板を絶縁体によって覆われ
た上表面を有するカソード電極上にＲ置するとともに、
該被処理基板に接するようにして少なくともその周囲に
おける該絶縁体を被覆するシリコン層を設けた状態でド
ライエツチングを行うことから構成される。
レジストおよび被処理基板表面を等速条件下でドライエ
ツチングすることによって該被処理７１：板表面を平坦
化するに際して、該被処理基板を絶縁体によって覆われ
た上表面を有するカソード電極上にＲ置するとともに、
該被処理基板に接するようにして少なくともその周囲に
おける該絶縁体を被覆するシリコン層を設けた状態でド
ライエツチングを行うことから構成される。
本発明は、半導体装置の製造方法にに係り、とくに、主
として絶縁層の凹凸表面をドライエツチング法により平
坦化処理する工程を有する半導体装置の製造方法に関す
る。
として絶縁層の凹凸表面をドライエツチング法により平
坦化処理する工程を有する半導体装置の製造方法に関す
る。
半導体装置の製造において、微細配線が形成される下地
となる絶縁層表面に凹凸があると、配線のパターン精度
が低下したり、配線を構成する金属膜の膜厚が凹凸によ
る段差部で小さ（なり、配線抵抗の増大あるいは断線等
の不良が生じたりするおそれがある。このため、微細配
線の形成に先立って下地絶縁層表面の平坦化が行われる
。
となる絶縁層表面に凹凸があると、配線のパターン精度
が低下したり、配線を構成する金属膜の膜厚が凹凸によ
る段差部で小さ（なり、配線抵抗の増大あるいは断線等
の不良が生じたりするおそれがある。このため、微細配
線の形成に先立って下地絶縁層表面の平坦化が行われる
。
上記のような問題となる凹凸の段差は０．５μｍ以上で
あって１通常、ドライエツチングの手法を用いて平坦化
が行われる。すなわち、第２図（ａ）に示すように、基
板１０上には凹凸を有する絶縁層１１形成されており、
この絶縁層１１表面にレジストを塗布すると、レジスト
は凹部には厚く、一方、凸部には薄い層１２を形成し、
平坦な表面を生じる。
あって１通常、ドライエツチングの手法を用いて平坦化
が行われる。すなわち、第２図（ａ）に示すように、基
板１０上には凹凸を有する絶縁層１１形成されており、
この絶縁層１１表面にレジストを塗布すると、レジスト
は凹部には厚く、一方、凸部には薄い層１２を形成し、
平坦な表面を生じる。
この表面から、絶縁層１１とレジスト１１２のエツチン
グ速度が等しくなる条件でエツチングを行うことにより
、絶縁Ｆｉｌｌとレジスト層１２は均等にエツチングさ
れ、ついには、第２図中）に示すように。
グ速度が等しくなる条件でエツチングを行うことにより
、絶縁Ｆｉｌｌとレジスト層１２は均等にエツチングさ
れ、ついには、第２図中）に示すように。
絶縁Ｎ１１には平坦な表面が形成されるに敗る。
〔発明が解決しようとする課題〕
第４図は上記平坦化のためのドライエツチングを行う装
置の要部断面図であって２例えばステンレスから成るエ
ツチング槽１の内部は排気管２を通じて図示しない排気
系によって排気され、一方２ガス導入管３を通じてエツ
チングガスが導入される。エツチング槽１内部には９例
えばアルミニウムから成るカソード電極４が設けられて
おり、この上にシリコンウェハ等の被処理基板５がＲ置
されている。被処理基板５の表面には、上記レジストが
塗布された凹凸表面を有するＳｉＯ２等の絶縁層が形成
されている。
置の要部断面図であって２例えばステンレスから成るエ
ツチング槽１の内部は排気管２を通じて図示しない排気
系によって排気され、一方２ガス導入管３を通じてエツ
チングガスが導入される。エツチング槽１内部には９例
えばアルミニウムから成るカソード電極４が設けられて
おり、この上にシリコンウェハ等の被処理基板５がＲ置
されている。被処理基板５の表面には、上記レジストが
塗布された凹凸表面を有するＳｉＯ２等の絶縁層が形成
されている。
ガス導入管３からエツチングガスを導入し、エツチング
槽１とカソード電極４間に高周波電力を供給してエツチ
ングガスのプラズマを発生させる。
槽１とカソード電極４間に高周波電力を供給してエツチ
ングガスのプラズマを発生させる。
上記エツチングガスの組成、エツチング槽１の圧力、高
周波電力等は、レジスト層と絶縁層のエツチング速度が
等しくなる条件に設定する。なお。
周波電力等は、レジスト層と絶縁層のエツチング速度が
等しくなる条件に設定する。なお。
第４図において、符号６は９例えば直径１０ｍｍ程度の
多数の貫通孔が設けられた石英板から成るグリッド６で
あって、被処理基板５近傍の空間におけるプラズマ密度
を高める目的で設置される。また。
多数の貫通孔が設けられた石英板から成るグリッド６で
あって、被処理基板５近傍の空間におけるプラズマ密度
を高める目的で設置される。また。
通常、カソード電極４の上表面は１例えば石英板から成
る絶縁体７によって覆われている。絶縁体７はカソード
電極４からアルミニウムがスパッタリングされ、被処理
基板５を汚染するのを防止する目的で設けられる。
る絶縁体７によって覆われている。絶縁体７はカソード
電極４からアルミニウムがスパッタリングされ、被処理
基板５を汚染するのを防止する目的で設けられる。
上記の装置および条件によって平坦化処理を行った場合
、被処理基板５の中央部に比べ周辺領域においてレジス
ト層のエツチング速度が高く、その結果９周辺領域にお
ける絶縁層の凹凸が充分に平坦化されない問題があった
。すなわち、被処理基板５の中央部においては絶縁層の
凸部表出面のエツチング速度と凹部を埋めるレジスト層
のエツチング速度が等しく保たれているが１周辺領域に
おいてはレジストｉのエツチング速度の方が大きく、平
坦化が完了する以前に凹部のレジスト層が消失し、以後
は凹凸が残ったままの状態で絶縁層のエツチングが進行
するためである。
、被処理基板５の中央部に比べ周辺領域においてレジス
ト層のエツチング速度が高く、その結果９周辺領域にお
ける絶縁層の凹凸が充分に平坦化されない問題があった
。すなわち、被処理基板５の中央部においては絶縁層の
凸部表出面のエツチング速度と凹部を埋めるレジスト層
のエツチング速度が等しく保たれているが１周辺領域に
おいてはレジストｉのエツチング速度の方が大きく、平
坦化が完了する以前に凹部のレジスト層が消失し、以後
は凹凸が残ったままの状態で絶縁層のエツチングが進行
するためである。
本発明は被処理基板５の周辺領域におけるレジストのエ
ツチング速度を中央部におけるそれと等しくなるように
制御することにより、被処理基板５全而にわたって絶縁
層の平坦性を向上することを目的とする。
ツチング速度を中央部におけるそれと等しくなるように
制御することにより、被処理基板５全而にわたって絶縁
層の平坦性を向上することを目的とする。
上記目的は、レジストが塗布された凹凸表面を有する被
処理基板を該レジストおよび被処理基板表面を等速条件
下でドライエツチングすることによって該被処理基板表
面を平坦化するに際して。
処理基板を該レジストおよび被処理基板表面を等速条件
下でドライエツチングすることによって該被処理基板表
面を平坦化するに際して。
絶縁体によって覆われた上表面を有するカソード電極上
に載置するとともに、少なくとも該被処理基板に接する
ようにしてその周囲における該！ｆ！＋縁体を被覆する
シリコン層を設けた状態でドライエツチングを行う表面
平坦化処理工程を有することを特徴とする本発明に係る
半導体装置の製造方法によって達成される。
に載置するとともに、少なくとも該被処理基板に接する
ようにしてその周囲における該！ｆ！＋縁体を被覆する
シリコン層を設けた状態でドライエツチングを行う表面
平坦化処理工程を有することを特徴とする本発明に係る
半導体装置の製造方法によって達成される。
少なくとも被処理基板近傍の周囲における絶縁体表面を
シリコン層で被覆してドライエッチングを行う。その結
果、被処理基板全面においてレジスト層のエツチング速
度が均一になり、被処理基板に形成されている絶縁層表
面の平坦性が向上される。
シリコン層で被覆してドライエッチングを行う。その結
果、被処理基板全面においてレジスト層のエツチング速
度が均一になり、被処理基板に形成されている絶縁層表
面の平坦性が向上される。
以下本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例を示す要部断面図であって、
第２図におけるのと同じ部分には同一符号を付しである
。第２図との相違点は、被処理基板５とこれが載置され
ている絶縁体７との間に。
第２図におけるのと同じ部分には同一符号を付しである
。第２図との相違点は、被処理基板５とこれが載置され
ている絶縁体７との間に。
被処理基板５より大きな径を有するシリコンウェハ８を
介在させであることである。
介在させであることである。
絶縁体７は１例えば直径３０ｃｒａの石英板であり。
アルミニウムから成るカソード電極４の上表面を完全に
覆っている。被処理基板５は１例えば５０ｍｌ１１の直
径を有する。これに対して、シリコンウェハ８は直径１
００ｍｍ以上とする。その結果、被処理基板５の周囲の
幅２５ｍｍの領域における絶縁体７は。
覆っている。被処理基板５は１例えば５０ｍｌ１１の直
径を有する。これに対して、シリコンウェハ８は直径１
００ｍｍ以上とする。その結果、被処理基板５の周囲の
幅２５ｍｍの領域における絶縁体７は。
シリコンウェハ８によって被覆された状態となる。
第１図の構成により、被処理基板５上に塗布されたレジ
スト層をエツチングしたときのエツチング速度の分布を
第３図に示す（◎印）、第３図には、シリコンウェハ８
を介在させない従来の方法により平坦化処理を行った場
合のエツチング速度の分布（Ｏ印）を併記しである。な
お、被処理基板５は直径５０ＩＩＩｎＩのＧａＡｓ基板
に、 ＣＶＤ法により厚さ４００ ｎｍのＳｉｎｇ層を
形成し、その上にＭＰ１３００レジスト（シラプレー社
製）を厚さ約１μｍに塗布したものである。また、エツ
チングガスとしてはＣＦ。
スト層をエツチングしたときのエツチング速度の分布を
第３図に示す（◎印）、第３図には、シリコンウェハ８
を介在させない従来の方法により平坦化処理を行った場
合のエツチング速度の分布（Ｏ印）を併記しである。な
お、被処理基板５は直径５０ＩＩＩｎＩのＧａＡｓ基板
に、 ＣＶＤ法により厚さ４００ ｎｍのＳｉｎｇ層を
形成し、その上にＭＰ１３００レジスト（シラプレー社
製）を厚さ約１μｍに塗布したものである。また、エツ
チングガスとしてはＣＦ。
とＣｌＩＦ５の６：ｌ混合ガスを用い、これを第１図に
示すガス導入管３を通じてエツチング槽１に導入し。
示すガス導入管３を通じてエツチング槽１に導入し。
約４Ｐａのガス圧に制御した。カソード電極４に供給す
る高周波電力は１００Ｗとした。これらは、前記ＡＺ１
３５０レジスＩ・とＳｉｎｇとのエツチング速度が等し
くなる条件である。
る高周波電力は１００Ｗとした。これらは、前記ＡＺ１
３５０レジスＩ・とＳｉｎｇとのエツチング速度が等し
くなる条件である。
第３図に示すように、シリコンウェハ８を介在させた場
合には、被処理基板５全面におけるエツチング速度は約
３１０人／ｍｉｎに均一である。これに対して、シリコ
ンウェハ８を設けない場合には。
合には、被処理基板５全面におけるエツチング速度は約
３１０人／ｍｉｎに均一である。これに対して、シリコ
ンウェハ８を設けない場合には。
周辺領域に行くにしたがってエツチング速度が増大する
。そして、被処理基板５の中心部におけるエソヂング速
度約３２０人／ｍｉｎに対して、中心から２０ｍｍ離れ
た周辺領域におけるエツチング速度は約３５０人／ｗｉ
ｎであり、１０％近い差が生じている。
。そして、被処理基板５の中心部におけるエソヂング速
度約３２０人／ｍｉｎに対して、中心から２０ｍｍ離れ
た周辺領域におけるエツチング速度は約３５０人／ｗｉ
ｎであり、１０％近い差が生じている。
５ｉＪｎから成る絶縁層についても９本発明の方法によ
り平坦化処理を行った結果、同様に平坦性の向上が確認
された。ただし、 ５ｉｚＮ４層の場合には、 ＣＦ
、と０２との混合ガス（２ｉ景比８：９２）から成る周
知のエツチングガスを用いた。
り平坦化処理を行った結果、同様に平坦性の向上が確認
された。ただし、 ５ｉｚＮ４層の場合には、 ＣＦ
、と０２との混合ガス（２ｉ景比８：９２）から成る周
知のエツチングガスを用いた。
上記実施例においては、被処理基板５と絶縁体７の間に
シリコンウェハを介在させたが、シリコンウェハ８の代
わりに、被処理基板５と接するようにして、その周囲に
１例えば環状のシリコン層を設けることにより、絶縁体
７表面を被覆する構造であってもよい。また、その構成
材料としては。
シリコンウェハを介在させたが、シリコンウェハ８の代
わりに、被処理基板５と接するようにして、その周囲に
１例えば環状のシリコン層を設けることにより、絶縁体
７表面を被覆する構造であってもよい。また、その構成
材料としては。
例えば気相成長させた多結晶シリコン層であってもよい
。
。
上記従来の平坦化処理において、被処理基板５周辺領域
におけるレジスト層のエツチング速度が高くなる理由、
および、被処理基板５ＪｒＩ囲の絶縁体７表面をシリコ
ン層等で被覆する効果の理由は目下調査中であるが、被
処理基板５周辺に表出している絶縁体７を構成している
石英板がスパッタリングされ、この際に発生する酸素に
よりレジストのエツチング速度が増大することが考えら
れる。
におけるレジスト層のエツチング速度が高くなる理由、
および、被処理基板５ＪｒＩ囲の絶縁体７表面をシリコ
ン層等で被覆する効果の理由は目下調査中であるが、被
処理基板５周辺に表出している絶縁体７を構成している
石英板がスパッタリングされ、この際に発生する酸素に
よりレジストのエツチング速度が増大することが考えら
れる。
本発明によれば、半導体装置の製造において。
凹凸を有する絶縁層上を基板全面にわたって均一に平坦
化することが可能となり、該基板上に形成される６ｆｘ
ｍパターンの精度の均一性が向上される。
化することが可能となり、該基板上に形成される６ｆｘ
ｍパターンの精度の均一性が向上される。
その結果、微細パターンを必要とする高性能半導体装置
製品の歩留りを向上する効果がある。
製品の歩留りを向上する効果がある。
第１図は本発明の一実施例を示す要部断面図。
第２図はレジスト層を用いる平坦化処理を説明するため
の要部断面図。 第３図は被処理基板内におけるレジストのエッチング速
度の分布を示すグラフ。 第４図はレジスト層を用いる従来の平坦化処理を説明す
るための要部断面図 である。 図において。 １はエソヂング槽。 ２は排気管。 ３はガス淳入管。 ４はカソード電極。 ５は被処理基板。 ６はグリッド。 ７は絶縁体。 ８はシリコンウェハ。 である。 第ｊ 閉
の要部断面図。 第３図は被処理基板内におけるレジストのエッチング速
度の分布を示すグラフ。 第４図はレジスト層を用いる従来の平坦化処理を説明す
るための要部断面図 である。 図において。 １はエソヂング槽。 ２は排気管。 ３はガス淳入管。 ４はカソード電極。 ５は被処理基板。 ６はグリッド。 ７は絶縁体。 ８はシリコンウェハ。 である。 第ｊ 閉
Claims (1)
- レジストが塗布された凹凸表面を有する被処理基板を
該レジストおよび被処理基板表面を等速条件下でドライ
エッチングすることによって該被処理基板表面を平坦化
するに際して、該被処理基板を絶縁体によって覆われた
上表面を有するカソード電極上に載置するとともに、該
被処理基板に接するようにして少なくともその周囲にお
ける該絶縁体を被覆するシリコン層を設けた状態でドラ
イエッチングを行う表面平坦化処理工程を有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12086588A JPH01290224A (ja) | 1988-05-18 | 1988-05-18 | 表面平坦化処理工程をもつ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12086588A JPH01290224A (ja) | 1988-05-18 | 1988-05-18 | 表面平坦化処理工程をもつ半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01290224A true JPH01290224A (ja) | 1989-11-22 |
Family
ID=14796867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12086588A Pending JPH01290224A (ja) | 1988-05-18 | 1988-05-18 | 表面平坦化処理工程をもつ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01290224A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523015A (ja) * | 2003-02-14 | 2006-10-05 | アプライド マテリアルズ インコーポレイテッド | 水素含有ラジカルによる未変性酸化物の洗浄 |
-
1988
- 1988-05-18 JP JP12086588A patent/JPH01290224A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523015A (ja) * | 2003-02-14 | 2006-10-05 | アプライド マテリアルズ インコーポレイテッド | 水素含有ラジカルによる未変性酸化物の洗浄 |
| US7604708B2 (en) | 2003-02-14 | 2009-10-20 | Applied Materials, Inc. | Cleaning of native oxide with hydrogen-containing radicals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360350B2 (ja) | 表面平坦化法 | |
| JPH0645327A (ja) | 半導体装置の製造方法 | |
| JPH05218000A (ja) | 半導体装置を平坦化する方法 | |
| JPH07101686B2 (ja) | 半導体集積回路の製造方法 | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JP2978974B2 (ja) | プラズマ処理装置 | |
| JPH0456130A (ja) | 半導体装置の製造方法 | |
| JPH0845882A (ja) | 半導体装置の製造方法 | |
| JPH01290224A (ja) | 表面平坦化処理工程をもつ半導体装置の製造方法 | |
| JPH0157495B2 (ja) | ||
| JP3002496B2 (ja) | 半導体ウェハのドライエッチング方法 | |
| JPH0610140A (ja) | 薄膜堆積装置 | |
| JPH02292826A (ja) | 半導体装置 | |
| US5110410A (en) | Zinc sulfide planarization | |
| JPH1140545A (ja) | 半導体装置の製造方法 | |
| JP3555447B2 (ja) | ドライエッチング装置 | |
| JPH07201822A (ja) | ドライエッチング装置 | |
| JPH11111683A (ja) | 半導体装置の製造方法 | |
| JPH0663107B2 (ja) | 平行平板型ドライエツチング装置 | |
| JPS61150336A (ja) | 半導体装置の製造方法 | |
| JP2521379B2 (ja) | 半導体装置およびその製造方法 | |
| JP3060468B2 (ja) | 半導体装置の製造方法 | |
| TW299459B (en) | A sacrificial etchback layer for improved spin-on-glass planarization | |
| JPS61216329A (ja) | 半導体装置の製造方法 | |
| KR20030002822A (ko) | 반도체소자의 제조방법 |