JPH01286043A - External signal interrupting circuit for microcomputer - Google Patents
External signal interrupting circuit for microcomputerInfo
- Publication number
- JPH01286043A JPH01286043A JP63116223A JP11622388A JPH01286043A JP H01286043 A JPH01286043 A JP H01286043A JP 63116223 A JP63116223 A JP 63116223A JP 11622388 A JP11622388 A JP 11622388A JP H01286043 A JPH01286043 A JP H01286043A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- code
- shift register
- pulse
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロ・コンピュータの外部信号割り込み
回路に関し、特にリモコン信号等の外部信号割り込み回
路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an external signal interrupt circuit for a microcomputer, and particularly to an external signal interrupt circuit for remote control signals and the like.
従来のマイクロ・コンピュータの外部信号割り込み回路
はただ１個の外部入力信号の立ち上り又は立ち下りエツ
ジを検出するか、一定巾以上のハイ・レベル又はロー・
レベルの外部入力信号を検出していた。External signal interrupt circuits of conventional microcomputers detect only one rising or falling edge of an external input signal, or detect a high level or low edge of a certain width or more.
The level external input signal was detected.
上述した従来のマイクロ・コンピュータの外部信号割り
込み回路は、ただ１個の入力信号による割り込み発生で
あるため、リモコン・パルスのように複数のパルスのハ
イ・レベル、ロー・レベル信号の組合わせた信号のコー
ド判定では、個個のパルスに対して割り込みが発生し、
その都度、そのパルスの論理「０」「１」を判定し、予
め定まった個数のパｔＶスを入力した時に初めて本来の
デ＝りを複合化でき、リモコン・コードの判定をするこ
とができた。このため、リモコン・パルスの受信のため
のプログラムが複雑になり、オーバ・ヘッドも大きく、
ソフトウェアへの負担が大きくなるという欠点があった
。The conventional microcomputer external signal interrupt circuit described above generates an interrupt based on only one input signal, so it generates a signal that is a combination of high level and low level signals of multiple pulses, such as a remote control pulse. In code judgment, an interrupt occurs for each pulse,
Each time, the logic of the pulse is determined as "0" or "1", and only when a predetermined number of paths are input can the original digital signal be combined and the remote control code determined. Ta. For this reason, the program for receiving remote control pulses becomes complicated, and the overhead is large.
This had the disadvantage of increasing the burden on the software.
本発明のマイクロ・コンピュータはリモコン信号を入力
するサンプリング回路と、該サンプリング回路により、
リモコン信号のデータコードを入力するシフトレジスタ
と、予め定められたコードを入力する比較レジスタと、
前記両コードを比較し割り込み要求信号を出力するコン
パレータとを有している。The microcomputer of the present invention includes a sampling circuit that inputs a remote control signal, and a sampling circuit that inputs a remote control signal.
A shift register for inputting a data code of a remote control signal, a comparison register for inputting a predetermined code,
and a comparator that compares both codes and outputs an interrupt request signal.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例を示し、第２図は本実施例の
リモコン・コードの波形例を示す、第１図において、ま
ず最初に外部入力端子１３より入力したリモコン信号は
、リーグ・パルス検出カウンタ１１の制御端子Ｇに入力
され、パルス巾を測定開始する。リーグ・パルス検出カ
ウンタ１１は、一定時間以上のリーグ・パルス１６が入
力すると、リーグ・パルス検出信号１５を出力し受信サ
ンプリング開始Ｆ／ＦＩＯをセットして、以後、第２図
に示すデータ・コード１７をシフト・レジースタ５に入
力する。FIG. 1 shows an embodiment of the present invention, and FIG. 2 shows an example of the waveform of the remote control code of this embodiment. In FIG. - It is input to the control terminal G of the pulse detection counter 11 and starts measuring the pulse width. When the league pulse 16 for a certain period of time or longer is input, the league pulse detection counter 11 outputs the league pulse detection signal 15, sets the reception sampling start F/FIO, and thereafter inputs the data code shown in FIG. 17 is input to shift register 5.
シフト・レジスタ５は分周器７より出力されるサンプリ
ング・クロック９に同期して、データ・コード１７をと
りこむ、また、比較レジスタ２には、ＣＰＵ内部の信号
バス１を通して予め定められたコードが設定される。そ
して分周器８は、リモコン信号の規定されたパルスが入
力すると、サンプリング終了信号８を出力する。これに
より、コンパレータ３は比較レジスタ２とシフト・レジ
スタ５の内容を比較し、一致した場合には、割り込み要
求信号４を出力する。The shift register 5 takes in the data code 17 in synchronization with the sampling clock 9 output from the frequency divider 7, and the comparison register 2 receives a predetermined code through the signal bus 1 inside the CPU. Set. The frequency divider 8 outputs a sampling end signal 8 when a prescribed pulse of the remote control signal is input. Thereby, the comparator 3 compares the contents of the comparison register 2 and the shift register 5, and outputs an interrupt request signal 4 if they match.
なお、サンプリング回路はクロック周波数を可変するこ
とができる機能を有している。Note that the sampling circuit has a function of varying the clock frequency.
以上説明したように本発明は、外部入力端子より予め設
定されたコードを検出することで割り込み可能とするこ
とにより、ソフトウェアによるパルス又はコードの判別
の処理負担を減らすことができる効果がある。As described above, the present invention has the effect of reducing the processing load of software for determining pulses or codes by enabling an interrupt by detecting a preset code from an external input terminal.
第１図は本発明の一実施例を示す図、第２図は本実施例
におけるリモコン信号を示す波形図である。
１・・・ＣＰＵ内部の信号バス、２・・・比較レジスタ
、３・・・コンパレータ、４・・・割り込み要求信号、
５・・・シフト・レジスタ、６・・・基準クロック発振
回路、７・・・分周器、８・・・サンプリング終了信号
、９・・・サンプリング・クロック、１０・・・受信サ
ンプリング開始Ｆ／Ｆ 、１１・・・リーグ・パルス検
出カウンタ、１２・・・巾測定用クロック、１３・・・
外部入力端子、１４・・・サンプリング回路、１５・・
・リーグ・パルス検出信号、１６・・・リーグ・パルス
、１７・・・データコードFIG. 1 is a diagram showing an embodiment of the present invention, and FIG. 2 is a waveform diagram showing a remote control signal in this embodiment. 1...CPU internal signal bus, 2...Comparison register, 3...Comparator, 4...Interrupt request signal,
5... Shift register, 6... Reference clock oscillation circuit, 7... Frequency divider, 8... Sampling end signal, 9... Sampling clock, 10... Reception sampling start F/ F, 11... League pulse detection counter, 12... Width measurement clock, 13...
External input terminal, 14... sampling circuit, 15...
・League pulse detection signal, 16... League pulse, 17... Data code
Claims (1)
リング回路によりリモコン信号のデータコードを入力す
るシフトレジスタと、予め定められたコードを入力する
比較レジスタと、前記両コードを比較し割り込み要求信
号を出力するコンパレータとを有することを特徴とする
マイクロ・コンピュータの外部信号割り込み回路A sampling circuit that inputs a remote control signal, a shift register that inputs the data code of the remote control signal using the sampling circuit, a comparison register that inputs a predetermined code, and a comparator that compares both codes and outputs an interrupt request signal. An external signal interrupt circuit for a microcomputer, characterized by having
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116223A JPH01286043A (en) | 1988-05-13 | 1988-05-13 | External signal interrupting circuit for microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116223A JPH01286043A (en) | 1988-05-13 | 1988-05-13 | External signal interrupting circuit for microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286043A true JPH01286043A (en) | 1989-11-17 |
Family
ID=14681877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116223A Pending JPH01286043A (en) | 1988-05-13 | 1988-05-13 | External signal interrupting circuit for microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286043A (en) |
-
1988
- 1988-05-13 JP JP63116223A patent/JPH01286043A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06244717A (en) | Oscillator clock signal generating circuit | |
| JP2504018B2 (en) | Input circuit | |
| JPH01286043A (en) | External signal interrupting circuit for microcomputer | |
| JPH06348507A (en) | Microcomputer | |
| EP0498450A2 (en) | Serial clock generating circuit | |
| JPH06188872A (en) | Synchronization protective circuit | |
| KR0137494B1 (en) | Phase difference detection circuit | |
| KR20000014979U (en) | Digital frequency detector | |
| KR100246326B1 (en) | Lock detector | |
| KR930000961Y1 (en) | Real-time analog to interface circuit | |
| JPH06338773A (en) | Bipolar clock disturbance detection circuit | |
| JP2619939B2 (en) | Synchronous pattern detection circuit | |
| KR100431748B1 (en) | Vertical synchronous signal Detector | |
| JPH02128287A (en) | Microcomputer | |
| JPH033020A (en) | Recognizing/preventing circuit for hit of control line | |
| KR100207481B1 (en) | Detecting time adjustment equipment to detect data during desire period | |
| JPS62172442A (en) | Detection device for runaway of microcomputer | |
| JPH0537573A (en) | Data interruption detection circuit | |
| JPH0292014A (en) | Signal output circuit | |
| JPS61168175A (en) | Disk controller | |
| JPH038005A (en) | Timer control system | |
| JPH11212663A (en) | Clock signal interruption detecting circuit | |
| JPH0427730B2 (en) | ||
| JPS63241622A (en) | Data processor | |
| JPS63274873A (en) | Oscillation detection circuit |