KR20000014979U

KR20000014979U - Digital frequency detector

Info

Publication number: KR20000014979U
Application number: KR2019980028358U
Authority: KR
Inventors: 노성수
Original assignee: 김종수; 엘지이노텍 주식회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2000-07-25

Abstract

본 고안은 디지털주파수검출기에 관한 것으로, 더욱 상세하게는 검출하고자 하는 주파수가 여러종류일 때, 각각의 주파수가 정확하게 출력되고 있음을 검출할 수 있는 디지털주파수검출기에 관한 것이다.The present invention relates to a digital frequency detector, and more particularly, to a digital frequency detector capable of detecting that each frequency is output correctly when there are several kinds of frequencies to be detected.

본 고안의 디지털주파수검출기는, 검출주파수를 입력하여 설정된 값으로 분주시키는 다수개의 분주기와; 검출주파수의 크기에 기초해서 상기 다수개의 분주기 중에서 특정 분주기를 선택하는 제어수단과; 상기 제어수단의 제어하에 선택된 분주기의 출력으로부터 검출주파수의 정확도를 판단하는 판단수단을 포함하여 구성된다.The digital frequency detector of the present invention comprises: a plurality of dividers for inputting a detection frequency and dividing a predetermined value; Control means for selecting a specific divider among the plurality of dividers based on the magnitude of the detection frequency; And determining means for determining the accuracy of the detection frequency from the output of the selected frequency divider under the control of the control means.

Description

Digital frequency detector

종래의 디지털주파수검출기는 도 1에 도시하고 있는 바와 같이, 하나의 주파수만을 검출할 수 있도록 구현되어 있다.As shown in FIG. 1, the conventional digital frequency detector is implemented to detect only one frequency.

종래의 디지털주파수검출기는 검출하고자 하는 주파수를 입력하여 카운트하는 16비트 카운터(10)와, 상기 16비트 카운터(10)의 출력을 입력하여 다음 신호가 입력되기까지 데이터를 일시 저장하는 16비트 래치(15)와, 상기 16비트 카운터(10)와 16비트 래치(15)의 동작을 제어하기 위한 신호를 출력하는 에지 트리거회로(50)를 포함한다.In the conventional digital frequency detector, a 16-bit counter 10 for inputting and counting a frequency to be detected and a 16-bit latch for temporarily storing data until the next signal is input by inputting the output of the 16-bit counter 10 ( 15) and an edge trigger circuit 50 for outputting a signal for controlling the operation of the 16-bit counter 10 and the 16-bit latch 15.

그리고 종래의 디지털주파수검출기는, 검출 주파수를 인지해서 검출 주파수에 따른 최대치와 최소치에 따른 값을 출력하는 마이크로프로세서(45)와, 상기 마이크로프로세서(45)의 출력에 기초해서 최대치와 최소치의 데이터가 되는 순간 래치신호를 출력하는 16비트 시프트 레지스터(40)와, 상기 16비트 시프트 레지스터(40)의 출력을 다음 신호가 인가되기까지 저장하는 16비트 래치(35)를 포함한다.The conventional digital frequency detector includes a microprocessor 45 that recognizes a detection frequency and outputs a maximum value and a minimum value according to the detection frequency, and data of the maximum value and the minimum value are based on the output of the microprocessor 45. 16-bit shift register 40 for outputting the latch signal at the moment, and 16-bit latch 35 for storing the output of the 16-bit shift register 40 until the next signal is applied.

또한, 종래의 디지털주파수검출기는, 상기 검출 주파수를 저장하는 16비트 래치(15)와, 상기 마이크로프로세서(45)의 출력에 따른 기준신호를 저장하는 16비트 래치(35)의 출력을 입력해서 상위 8비트 신호를 비교하는 제 1 비교기(20)와, 하위 8비트 신호를 비교하는 제 2 비교기(25)를 포함한다. 그리고 상기 제 1,2 비교기(20,25)의 출력을 논리곱 연산하는 앤드로직(30)을 포함하여 구성된다.In addition, the conventional digital frequency detector inputs an output of a 16-bit latch 15 for storing the detection frequency and a 16-bit latch 35 for storing a reference signal according to the output of the microprocessor 45, and differs. A first comparator 20 for comparing the 8-bit signal and a second comparator 25 for comparing the lower 8-bit signal. And an AND logic 30 for performing an AND operation on the outputs of the first and second comparators 20 and 25.

다음은 상기 구성으로 이루어진 종래의 디지털주파수검출기의 동작에 대해서 설명한다.Next, the operation of the conventional digital frequency detector having the above configuration will be described.

우선, 검출하고자 하는 주파수가 16비트 카운터(10)에 입력된다. 상기 16비트 카운터(10)는, 입력된 주파수를 카운트하여 최종 카운트값을 출력한다. 상기 16비트 카운터(10)의 출력은 16비트 래치(15)에 일시적으로 저장된다.First, the frequency to be detected is input to the 16-bit counter 10. The 16-bit counter 10 counts the input frequency and outputs a final count value. The output of the 16-bit counter 10 is temporarily stored in the 16-bit latch 15.

한편, 마이크로프로세서(45)는 검출주파수가 정확하게 출력되고 있는지를 검출할 수 있도록 검출주파수에 따른 최소치와 최대치를 시리얼로 16비트 시프트 레지스터(40)에 출력한다. 상기 16비트 시프트 레지스터(40)는 상기 입력되는 신호의 최대치와 최소치의 데이터가 되는 순간 래치신호를 출력한다. 이렇게 출력된 래치신호는 16비트 래치(35)에 일시적으로 저장된다.On the other hand, the microprocessor 45 outputs the minimum and maximum values in accordance with the detection frequency to the 16-bit shift register 40 in serial so as to detect whether the detection frequency is output correctly. The 16-bit shift register 40 outputs an instantaneous latch signal that becomes data of the maximum value and the minimum value of the input signal. The latch signal thus output is temporarily stored in the 16-bit latch 35.

이와 같이 하여, 상기 16비트 래치(15)에는 검출주파수에 따른 신호가 저장되었고, 상기 16비트 래치(35)에는 마이크로프로세서(45)의 출력에 따른 기준신호가 저장되었다.In this way, the signal according to the detection frequency is stored in the 16-bit latch 15, and the reference signal according to the output of the microprocessor 45 is stored in the 16-bit latch 35.

상기 두 래치(15,35)의 출력에서 상위 8비트 출력은 제 1 비교기(20)에 입력되고, 하위 8 비트 출력은 제 2 비교기(25)에 입력된다. 상기 제 1,2 비교기(20)는 입력되는 두 신호를 비교하여, 비교된 값을 출력하고, 이렇게 출력된 신호가 앤드로직(30)에 입력되어서, 최종 입력된 주파수에 따른 신호가 출력된다.At the outputs of the two latches 15, 35, the upper 8-bit output is input to the first comparator 20, and the lower 8-bit output is input to the second comparator 25. The first and second comparators 20 compare two input signals, output the compared values, and the output signals are input to the AND logic 30 to output a signal according to the last input frequency.

이렇게 해서 종래의 디지털주파수검출기는, 검출주파수에 따른 신호를 출력해내고, 상기 앤드로직(30)에서 출력되는 신호에 기초해서 검출주파수의 출력이 정확한지를 판단하게 된다.In this way, the conventional digital frequency detector outputs a signal corresponding to the detection frequency, and determines whether the output of the detection frequency is correct based on the signal output from the logic logic 30.

그러나 종래의 디지털주파수검출기는, 하나의 주파수에 대해서만 주파수 검출을 할 수 있었다. 따라서 검출대상의 주파수가 2개 이상일 때, 종래와 같은 디지털주파수검출기를 다수개 구비해야만 하는 문제가 있었다. 이러한 점은 제조비용을 높이게 되는 문제점을 발생시켰다.However, the conventional digital frequency detector was able to detect the frequency only for one frequency. Therefore, when there are two or more frequencies to be detected, there is a problem in that a plurality of conventional digital frequency detectors must be provided. This has caused a problem that increases the manufacturing cost.

따라서 본 고안의 목적은 하나의 장치 내에서 여러종류의 주파수가 정확하게 출력되고 있는지를 검출할 수 있는 디지털주파수검출기를 제공함에 있다.Accordingly, an object of the present invention is to provide a digital frequency detector capable of detecting whether various kinds of frequencies are accurately output in one device.

도 1은 종래 기술에 따른 디지털주파수검출기의 구성도,1 is a block diagram of a digital frequency detector according to the prior art,

도 2는 본 고안에 따른 디지털주파수검출기의 구성도.2 is a block diagram of a digital frequency detector according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 16비트 카운터 15,35 : 16비트 래치10: 16-bit counter 15,35: 16-bit latch

20,25 : 비교기 30 : 앤드로직20,25: Comparator 30: Andlogic

40 : 16비트 레지스터 45 : 마이크로프로세서40: 16-bit register 45: Microprocessor

50 : 에지트리거회로 100 : 검출주파수입력부50: edge trigger circuit 100: detection frequency input unit

105 내지 140 : 분주기 145 : 멀티플렉서105 to 140: divider 145: multiplexer

150 : 프로세스 155 : 주파수검출회로150 process 155 frequency detection circuit

상기 목적을 달성하기 위한 본 고안에 따른 디지털주파수검출기는, 검출주파수를 입력하여 설정된 값으로 분주시키는 다수개의 분주기와; 검출주파수의 크기에 기초해서 상기 다수개의 분주기 중에서 특정 분주기를 선택하는 제어수단과; 상기 제어수단의 제어하에 선택된 분주기의 출력으로부터 검출주파수의 정확도를 판단하는 판단수단을 포함하여 구성된다.The digital frequency detector according to the present invention for achieving the above object comprises: a plurality of dividers for inputting the detection frequency to divide the set value; Control means for selecting a specific divider among the plurality of dividers based on the magnitude of the detection frequency; And determining means for determining the accuracy of the detection frequency from the output of the selected frequency divider under the control of the control means.

본 고안의 디지털주파수검출기는, 검출주파수를 분주하여, 출력 주파수의 정확도를 검출하는 것을 특징으로 한다.The digital frequency detector of the present invention is characterized by detecting the accuracy of the output frequency by dividing the detection frequency.

본 고안의 디지털주파수검출기는, 검출주파수를 분주하기 위한 분주기를 여러종류 구비하는 것을 특징으로 한다. 즉, 검출주파수는 다수개의 분주기 중에서 특정의 분주기에 의해서 분주되어서 그 출력이 검출되는 것이다.The digital frequency detector of the present invention is characterized by including a plurality of dividers for dividing the detection frequency. That is, the detection frequency is divided by a specific divider among a plurality of dividers, and the output thereof is detected.

따라서 본 고안의 디지털주파수검출기는, 다수개의 분주기 중에서 입력된 검출주파수에 기초해서 하나의 분주기를 선택하기 위한 제어수단을 구비하는 것을 특징으로 한다.Therefore, the digital frequency detector of the present invention is characterized by including control means for selecting one divider based on a detected frequency input among a plurality of dividers.

이하 첨부한 도면을 참조해서 본 고안에 따른 디지털주파수검출기에 대해서 상세하게 설명한다.Hereinafter, a digital frequency detector according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 고안에 따른 디지털주파수검출기의 구성도이다.2 is a block diagram of a digital frequency detector according to the present invention.

본 고안의 디지털주파수검출기는, 검출하고자 하는 주파수를 입력하는 검출주파수입력부(100)와, 상기 검출주파수입력부(100)로부터 입력된 검출주파수를 분주하기 위한 다수개의 분주기(105 내지 제 140)와, 입력된 검출주파수에 기초해서 상기 다수개의 분주기(105 내지 140) 중에서 하나의 분주기를 선택하기 위한 제어신호를 출력하는 프로세스(150)를 포함한다.The digital frequency detector of the present invention includes: a detection frequency input unit 100 for inputting a frequency to be detected, a plurality of dividers 105 to 140 for dividing a detection frequency input from the detection frequency input unit 100; And a process 150 for outputting a control signal for selecting one of the plurality of dividers 105 to 140 based on the input detection frequency.

상기 다수개의 분주기(105 내지 140)의 출력단자를 입력단자(D0 내지 D7)에 연결하고, 상기 프로세서(150)의 제어신호에 기초해서 특정 분주기의 출력단자와 연결된 입력단자를 출력단자(Y)에 연결시키는 멀티플렉서(145)와, 상기 멀티플렉서(145)의 출력으로부터 검출주파수의 정확도를 판단하는 주파수검출회로(155)를 포함하여 구성된다.The output terminals of the plurality of dividers 105 to 140 are connected to the input terminals D0 to D7, and the input terminals connected to the output terminals of a specific divider are output based on the control signal of the processor 150. And a frequency detecting circuit 155 for determining the accuracy of the detection frequency from the output of the multiplexer 145.

다음은 상기 구성으로 이루어진 본 고안에 따른 디지털주파수검출기의 동작에 대해서 상세하게 설명한다.Next will be described in detail with respect to the operation of the digital frequency detector according to the present invention made of the above configuration.

우선, 검출주파수입력부(100)에 입력되는 주파수가 어떤 크기를 갖었는지를 프로세서(150)에서 감지한다. 그리고 프로세서(150)는, 입력된 주파수를 1KHz의 주파수로 분주시키기 위하여 다수개의 분주기 중에서 특정의 분주기를 선택한다.First, the processor 150 detects what size the frequency input to the detection frequency input unit 100 has. The processor 150 selects a specific divider from among a plurality of dividers in order to divide the input frequency into a frequency of 1 KHz.

상기 프로세서(150)에서 입력된 검출주파수에 따른 특정 분주기 선택은 다음과 같이 이루어진다. 상기 프로세서(150)에서 입력된 주파수를 1KHz로 분주시키기 위하여 사용되야 할 분주기를 선택하고, 특정의 분주기의 선택을 알리는 제어신호를 멀티플렉서(145)의 제어단자(A,B,C)에 출력한다.Selection of the specific divider according to the detection frequency input from the processor 150 is performed as follows. The frequency divider to be used for dividing the frequency input from the processor 150 to 1KHz is selected, and a control signal for selecting a specific frequency divider is sent to the control terminals A, B, and C of the multiplexer 145. Output

상기 멀티플렉서(145)는 제어단자로 입력되는 신호에 기초해서 특정 분주기와 연결된 입력단자를 출력단자(Y)와 연결시킨다. 만약, 상기 프로세서(150)에서 100KHz의 분주기(120)의 선택을 위한 제어신호를 멀티플렉서(145)에 출력하였다면, 상기 멀티플렉서(145)는 상기 100KHz의 분주기(120)와 연결된 입력단자(D3)를 출력단자(Y)와 연결시킨다.The multiplexer 145 connects an input terminal connected to a specific divider with an output terminal Y based on a signal input to a control terminal. If the processor 150 outputs a control signal for selecting the divider 120 at 100KHz to the multiplexer 145, the multiplexer 145 is connected to the input terminal D3 connected to the divider 120 at 100KHz. ) Is connected to the output terminal (Y).

이와 같은 과정으로 상기 다수개의 분주기 중에서 하나의 분주기가 선택되고, 선택된 분주기에서 주파수 분주가 이루어져서 상기 멀티플렉서(145)를 통하여 1KHz의 신호가 출력된다.In this process, one divider is selected from the plurality of dividers, and frequency division is performed at the selected divider to output a signal of 1 KHz through the multiplexer 145.

상기 멀티플렉서(145)의 출력은 주파수검출회로(155)에 입력되고, 상기 주파수검출회로(155)는 입력된 주파수가 정확하게 1KHz인지를 판단해서 검출주파수의 정확도를 판단하는 것이다.The output of the multiplexer 145 is input to the frequency detection circuit 155, and the frequency detection circuit 155 determines whether the input frequency is exactly 1 KHz to determine the accuracy of the detection frequency.

상기 주파수검출회로(155)는, 2분주 D플립플롭 및 카운터 등을 이용하여 상기 멀티플렉서(145)의 출력을 D플립플롭의 클럭으로 입력시키고, 상기 D플립플롭의 출력에 의해서 카운터의 에지 트리거가 발생되도록 제어하여 주파수를 검출할 수 있다.The frequency detecting circuit 155 inputs the output of the multiplexer 145 to the clock of the D flip-flop using a dividing D flip-flop, a counter, or the like, and the edge trigger of the counter is generated by the output of the D flip-flop. The frequency can be detected by controlling to be generated.

따라서 본 고안은 입력주파수가 어떤 크기를 갖더라도 임의의 분주기에 의해서 특정 주파수로 분주시켜서 입력주파수를 검출하는 방법을 사용하기 때문에, 다양한 크기의 입력주파수를 검출할 수 있게 된다.Therefore, since the present invention uses a method of detecting an input frequency by dividing the input frequency into a specific frequency by an arbitrary divider, the input frequency of various sizes can be detected.

이상 설명한 바와 같이, 본 고안에 따른 디지털주파수검출기는, 검출주파수가 다수개 일 때, 각각 다른 크기의 분주기를 통해서 주파수 분주시켜서 1KHz의 주파수 클럭을 발생시키고, 이렇게 발생된 1KHz의 주파수에 의해서 주파수 검출을 수행한다. 따라서 본 고안에 따른 디지털주파수검출기는, 하나의 회로를 이용하여 다양한 주파수를 검출할 수 있으므로서, 별도의 계측기 없이 간단히 여러개의 주파수를 검출할 수 있는 효과가 있다.As described above, the digital frequency detector according to the present invention generates a frequency clock of 1 KHz by frequency dividing through different frequency dividers when there are a plurality of detection frequencies, and generates a frequency by the frequency of 1 KHz. Perform detection. Therefore, the digital frequency detector according to the present invention can detect a variety of frequencies using a single circuit, and there is an effect of simply detecting a plurality of frequencies without a separate measuring instrument.

Claims

A plurality of dividers for inputting a detection frequency and dividing the detected frequency into a set value;

Control means for selecting a specific divider among the plurality of dividers based on the magnitude of the detection frequency;

And determining means for determining the accuracy of the detected frequency from the output of the selected divider under the control of the control means.

The method of claim 1,

And a multiplexer which receives the outputs of the plurality of dividers as inputs and selects the outputs of a specific divider as its output under the control of the control means.