JPH01282606A - Pmc装置 - Google Patents
Pmc装置Info
- Publication number
- JPH01282606A JPH01282606A JP11307188A JP11307188A JPH01282606A JP H01282606 A JPH01282606 A JP H01282606A JP 11307188 A JP11307188 A JP 11307188A JP 11307188 A JP11307188 A JP 11307188A JP H01282606 A JPH01282606 A JP H01282606A
- Authority
- JP
- Japan
- Prior art keywords
- input
- module
- output
- connection condition
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 2
- 230000000007 visual effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1104—Display state of connection of I-O
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1113—Address setting
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1114—Address by module name
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1115—Avoid to give two different addresses to same I-O, no duplicate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はプログラマブル・コントローラ(PMC装Wl
)に係り、特にPMClAilの制御本体と外部装置間
の種間接続状態を適宜出力可能なPMC装置に関する。
)に係り、特にPMClAilの制御本体と外部装置間
の種間接続状態を適宜出力可能なPMC装置に関する。
〈従来技術〉
数値制御システムにおいてはNC装置からの指令に基づ
いて工作機械の各機械要素が制御される。
いて工作機械の各機械要素が制御される。
そして、NC@f側と工作機械間の信号の授受制御は、
NC装置Il側に設けら、れなプログラマブル・コント
ローラ(PMC装りがシーケンスプログラムに基づいて
実行する。すなわち、PMCNC装置−ケンスプログラ
ムを所定の周期で繰り返し実行し、1サイクルの処理が
終了する毎にNC装置及び機械側と入出力信号の授受を
行い、次のサイクルで新たな信号状態に基づいてシーケ
ンス処理を行う。
NC装置Il側に設けら、れなプログラマブル・コント
ローラ(PMC装りがシーケンスプログラムに基づいて
実行する。すなわち、PMCNC装置−ケンスプログラ
ムを所定の周期で繰り返し実行し、1サイクルの処理が
終了する毎にNC装置及び機械側と入出力信号の授受を
行い、次のサイクルで新たな信号状態に基づいてシーケ
ンス処理を行う。
シーケンスプログラムはNC装置側と工作機械間のデー
タ授受を司どる強電回路の機能を命令とオペランドで論
理的にプログラムしたもので、ニーモニックコードでプ
ログラムされており、命令としてはRD(読出し命令)
、AND (論理積演算命令)、WRT (書き込み命
令)、OR(論理和演算命令)、AND−NOT (否
定値との論理積演算命令)、0R−NOT (否定値と
の論理和演算命令)等がある。オペランドは、たとえば
ラダー図中のリレー接点、コイル等に相当し、そのオン
/オフを示す1ビツトの論理値(1″/″0″)を記憶
するメモリのアドレスがオペランドとして用いられろ。
タ授受を司どる強電回路の機能を命令とオペランドで論
理的にプログラムしたもので、ニーモニックコードでプ
ログラムされており、命令としてはRD(読出し命令)
、AND (論理積演算命令)、WRT (書き込み命
令)、OR(論理和演算命令)、AND−NOT (否
定値との論理積演算命令)、0R−NOT (否定値と
の論理和演算命令)等がある。オペランドは、たとえば
ラダー図中のリレー接点、コイル等に相当し、そのオン
/オフを示す1ビツトの論理値(1″/″0″)を記憶
するメモリのアドレスがオペランドとして用いられろ。
尚、アドレスは第4図に示すようにアドレス番号ADN
0j信号8点毎)とビット番号す、 (b=0〜7)に
より構成され、このうちアドレス番号はアルファベット
と該アルファベットに続く3桁数値により表現され、機
械側からPMC装置への入力信号の場合はXとなり、P
MC装置から機械側への出力信号の場合はYとなる。従
って、たとえばアドレスrXO/O,OJはメモリアド
レスx/O0の第1ピツト(第4図斜線部)を意味し、
該ピットに機械側からの所定の信号の論理値(オン/オ
フ)が記憶される。
0j信号8点毎)とビット番号す、 (b=0〜7)に
より構成され、このうちアドレス番号はアルファベット
と該アルファベットに続く3桁数値により表現され、機
械側からPMC装置への入力信号の場合はXとなり、P
MC装置から機械側への出力信号の場合はYとなる。従
って、たとえばアドレスrXO/O,OJはメモリアド
レスx/O0の第1ピツト(第4図斜線部)を意味し、
該ピットに機械側からの所定の信号の論理値(オン/オ
フ)が記憶される。
さて、PMC装置には、信号授受用のモジュールが組込
まれろ複数のスロットを有するI/Oインタフェース(
I/Oユニット)が多数段けられ、所定数のI/Oイン
タフェースで1つのグループが構成され、各グループに
はグループ番号が0から付され、グループを構成するI
/Oインタフェースにはペース番号が0から付され、各
I/OインタフェースのスロットにはOからスロット番
号が付されている。尚、入出力モジュールには入出力点
数が1バイト(8点)、2バイト、4バイト、8バイト
のものがあり、それぞれにモジュール名が付されている
。
まれろ複数のスロットを有するI/Oインタフェース(
I/Oユニット)が多数段けられ、所定数のI/Oイン
タフェースで1つのグループが構成され、各グループに
はグループ番号が0から付され、グループを構成するI
/Oインタフェースにはペース番号が0から付され、各
I/OインタフェースのスロットにはOからスロット番
号が付されている。尚、入出力モジュールには入出力点
数が1バイト(8点)、2バイト、4バイト、8バイト
のものがあり、それぞれにモジュール名が付されている
。
かかるPMC装置の機関接続構成は入出力信号の点数等
を考慮して決定されるが、どのグループの、どのI/O
インタフェースの、どのモジュールの)どの端子(ポー
ト)からいかなる信号を出力し為あるいはいかなる信号
を受信するカラ、シーケンスプログラム作成時に設定し
なければならない(アドレス設定という)。
を考慮して決定されるが、どのグループの、どのI/O
インタフェースの、どのモジュールの)どの端子(ポー
ト)からいかなる信号を出力し為あるいはいかなる信号
を受信するカラ、シーケンスプログラム作成時に設定し
なければならない(アドレス設定という)。
そこで、従来はシーケンスプログラム作成時に、入出力
モジュールのアドレス設定を、 (il第5図(alに示すように、「アドレス設定画面
」をデイスプレィ装置に描画し、 (iilついで、設定したいアドレス(所望のアドレス
はページめくりにより描画可能)にカーソルを合せ、 G11l L、かろ後、グループ番号、ペース番号、ス
ロット番号、モジュール名を順に入力し、Gψ息後、(
iil〜側の操作を繰り返して全モジュールのアドレス
設定を行っている。尚、各モジュールの入出力点数(バ
イト数)はシステムに認識されているから、各モジュー
ルの先頭バイトのアドレスを決めれば、そのモジュール
内の他のバイトのアドレスは自動的に設定されろ。第5
図(blは、入出力点数が32点(4バイト)の入力モ
ジュール(モジュール名はID32C)の先頭バイト(
8点)のアドレス番号をX0O5に設定した場合であり
、残りの3バイトのアドレスはXO06゜X0O7,X
0O8に自動的に設定される。これにより、たとえばメ
モリアドレスrXOO5番地」の第1ピツトに記憶され
る信号は第0グループ、第0ベース、第5スロツトに挿
入された入力モジュールID32Cの第1ボート°から
入力されろことになる。
モジュールのアドレス設定を、 (il第5図(alに示すように、「アドレス設定画面
」をデイスプレィ装置に描画し、 (iilついで、設定したいアドレス(所望のアドレス
はページめくりにより描画可能)にカーソルを合せ、 G11l L、かろ後、グループ番号、ペース番号、ス
ロット番号、モジュール名を順に入力し、Gψ息後、(
iil〜側の操作を繰り返して全モジュールのアドレス
設定を行っている。尚、各モジュールの入出力点数(バ
イト数)はシステムに認識されているから、各モジュー
ルの先頭バイトのアドレスを決めれば、そのモジュール
内の他のバイトのアドレスは自動的に設定されろ。第5
図(blは、入出力点数が32点(4バイト)の入力モ
ジュール(モジュール名はID32C)の先頭バイト(
8点)のアドレス番号をX0O5に設定した場合であり
、残りの3バイトのアドレスはXO06゜X0O7,X
0O8に自動的に設定される。これにより、たとえばメ
モリアドレスrXOO5番地」の第1ピツトに記憶され
る信号は第0グループ、第0ベース、第5スロツトに挿
入された入力モジュールID32Cの第1ボート°から
入力されろことになる。
〈発明が解決しようとしている課題〉
以上のように、アドレス設定1よ各モジュールがどのグ
ループの、どのI/Oインタフェースの、どのスロット
に挿入されているかの接続状態を把握してアドレス設定
画面により設定するものである。
ループの、どのI/Oインタフェースの、どのスロット
に挿入されているかの接続状態を把握してアドレス設定
画面により設定するものである。
しかし、従来は実際の接続状態とは無関係に任意のモジ
ュールの任意のポートに任意のアドレスを設定でき、し
かも実際の接続状態を目視により確認して把握するだけ
であるため、接続状態を間違ってアドレス設定をしてし
まうことがあり、シ−ケンスプログラムが正常に動作し
ないことがあった。
ュールの任意のポートに任意のアドレスを設定でき、し
かも実際の接続状態を目視により確認して把握するだけ
であるため、接続状態を間違ってアドレス設定をしてし
まうことがあり、シ−ケンスプログラムが正常に動作し
ないことがあった。
以上から本発明の目的は、黙視によらず正確な接続状態
を把握することができ、しかも誤設定の場合にはその旨
を検知できるPMC装置を提供することである。
を把握することができ、しかも誤設定の場合にはその旨
を検知できるPMC装置を提供することである。
〈課題を解決するための手段〉
第1図は本発明におけるPMC装置の要部ブロック図で
ある。
ある。
11はPMC装置の副部本体、12は機関接続部、13
はプログラマ−1121JはI/Oインタフェース (
I/Oユニット) 、SL、(k=1.2゜・・)はス
ロット、MJ、は入出力モジュールである。
はプログラマ−1121JはI/Oインタフェース (
I/Oユニット) 、SL、(k=1.2゜・・)はス
ロット、MJ、は入出力モジュールである。
〈作用〉
I/Oユニット12゜毎に、いかなる入出力モジュール
がどのスロットに挿入されているかを示す接続状態を管
理させると共に、制御本体11は各I/Oユニットで管
理されている接続状態データ1こ基づいて、全体接続状
態を管理し、該全体の接続状態を必要に応じて出力し、
またアドレス設定時に実際の接続状態と異なる設定が行
われた時1よアドレス設定を行わないようにする。
がどのスロットに挿入されているかを示す接続状態を管
理させると共に、制御本体11は各I/Oユニットで管
理されている接続状態データ1こ基づいて、全体接続状
態を管理し、該全体の接続状態を必要に応じて出力し、
またアドレス設定時に実際の接続状態と異なる設定が行
われた時1よアドレス設定を行わないようにする。
〈実施例〉
第1図は本発明におけるPMCtJc置の要部ブロック
図である。
図である。
11はPMC装置の制御本体、12は機関接続部、13
はプログラマ−114はデイスプレィ装置、15はキー
ボード、16はNC装置である。
はプログラマ−114はデイスプレィ装置、15はキー
ボード、16はNC装置である。
機関接続部12において、121 J (s =1 p
2 p・・1J=1y2.・・)はI/Oインタフェ
ース(I/Oユニット) 、SL、(k=o、1.
・・)はスロット、MJ、は入出力モジュールである。
2 p・・1J=1y2.・・)はI/Oインタフェ
ース(I/Oユニット) 、SL、(k=o、1.
・・)はスロット、MJ、は入出力モジュールである。
I/Oユニット12.、は所定数(たとえば4個)で1
つのグループを構成し、各グループにはグループ番号が
0から付され、グループを構成する各I/Oユニットに
はベース番号がOから付され、各I/Oユニットには入
出力モジュール挿入用の複数のスロットSL、(k=o
、1. ・・)が設けられ、各スロットには0からス
ロット番号が付きれている。尚、I/Oユニット1,2
.、の第1サフイツクス!がグループ番号を、第2サフ
イツクスiがベース番号を示し、又、スロットSLkの
サフィックスkによりスロット番号が示されている。
つのグループを構成し、各グループにはグループ番号が
0から付され、グループを構成する各I/Oユニットに
はベース番号がOから付され、各I/Oユニットには入
出力モジュール挿入用の複数のスロットSL、(k=o
、1. ・・)が設けられ、各スロットには0からス
ロット番号が付きれている。尚、I/Oユニット1,2
.、の第1サフイツクス!がグループ番号を、第2サフ
イツクスiがベース番号を示し、又、スロットSLkの
サフィックスkによりスロット番号が示されている。
入出力モジュールには入出力点数が1バイト(8点)、
2バイト、4バイト、8バイトのものがあり、それぞれ
にはモジュール名が付されている。
2バイト、4バイト、8バイトのものがあり、それぞれ
にはモジュール名が付されている。
入出力モジュール、I/Oユニットは共にコンピュータ
構成になっており、相互にデータ授受が可能になってい
る。入出力モジュールのうち入力モジュールは第22師
)に示すように、プロセッサCPUSROM、RAM、
複数点数の入力ボートIP、、上位プロセッサ(I/O
ユニット)とのインタフェース回#Jt NFで構成さ
れ、出力モジュールは第2図(blに示すすように、プ
ロセッサCPU、ROM、RAM、複数点数の出力、I
? −) OP、、、上位プロセッサとのインタフェー
ス回路INFで構成されている。尚、各モジュールのR
OMには該モジュールの名称が記憶されており、入力モ
ジュールであればモジュール名としてID08A。
構成になっており、相互にデータ授受が可能になってい
る。入出力モジュールのうち入力モジュールは第22師
)に示すように、プロセッサCPUSROM、RAM、
複数点数の入力ボートIP、、上位プロセッサ(I/O
ユニット)とのインタフェース回#Jt NFで構成さ
れ、出力モジュールは第2図(blに示すすように、プ
ロセッサCPU、ROM、RAM、複数点数の出力、I
? −) OP、、、上位プロセッサとのインタフェー
ス回路INFで構成されている。尚、各モジュールのR
OMには該モジュールの名称が記憶されており、入力モ
ジュールであればモジュール名としてID08A。
ID16A、ID32A、ID64A、ID08B、I
D16B、 ・・・・等があり、出力モジュールであ
ればモジュール名として0D32A、0D64A、0D
08B、0D16B、−−−等がある(IDは入力モジ
ュールを、ODは出力モジュールを示し、数値8,16
,32,64は入出力点数を示す)。
D16B、 ・・・・等があり、出力モジュールであ
ればモジュール名として0D32A、0D64A、0D
08B、0D16B、−−−等がある(IDは入力モジ
ュールを、ODは出力モジュールを示し、数値8,16
,32,64は入出力点数を示す)。
さて、所定のI/Oユニット12゜、のスロットSL、
に所定のモジュールMJ7が挿入されると、該モジュー
ルMJ、はI/Oユニットのプロセッサに自分のモジュ
ール名称を通知する。この結果、I/Oユニット12□
は自分の全スロットにいかなるモジュールが挿入されて
いるかの接続状態(スロット番号、モジュール名)を認
識でき、該接続状態を管理する。
に所定のモジュールMJ7が挿入されると、該モジュー
ルMJ、はI/Oユニットのプロセッサに自分のモジュ
ール名称を通知する。この結果、I/Oユニット12□
は自分の全スロットにいかなるモジュールが挿入されて
いるかの接続状態(スロット番号、モジュール名)を認
識でき、該接続状態を管理する。
各I/Oユニット12.、は先頭I/Oユニット12、
。(ペース8号rOJ)のプロセッサに、ベース番号と
自分が管理している接続状態を通知する。この結果、各
グループの先頭I/Oユニット12/Oはグループ全体
の接続関係データ(ペース番号、スロット番号、モジュ
ール名)を管理することになる。
。(ペース8号rOJ)のプロセッサに、ベース番号と
自分が管理している接続状態を通知する。この結果、各
グループの先頭I/Oユニット12/Oはグループ全体
の接続関係データ(ペース番号、スロット番号、モジュ
ール名)を管理することになる。
各グループの先頭I/Oユニット12.。はPMC装置
本体11のプロセッサllaにグループ番号と自分が管
理しているグループ全体の接続状態を通知する、この結
果、PMC装置11は全体の機関接続状態データ(グル
ープ番号、ベース番号、スロット番号、モジュール名)
を第3図に示すように作成して管理することになる。
本体11のプロセッサllaにグループ番号と自分が管
理しているグループ全体の接続状態を通知する、この結
果、PMC装置11は全体の機関接続状態データ(グル
ープ番号、ベース番号、スロット番号、モジュール名)
を第3図に示すように作成して管理することになる。
従って、プログラマ13によるシーケンスプログラム作
成時にアドレス設定を行う場合、全体の機関接続状態デ
ータ(第3図)をデイスプレィ装置14に描画させ、あ
るいはプリント出力させ、該接続状態データを参照して
アドレス設定を行う。
成時にアドレス設定を行う場合、全体の機関接続状態デ
ータ(第3図)をデイスプレィ装置14に描画させ、あ
るいはプリント出力させ、該接続状態データを参照して
アドレス設定を行う。
又、アドレス設定時に間違って実際の接続状態と異なる
設定が行われた時には、これを検知して間違っtニアド
レス設定を行わないようにし、かつ設定データが間違っ
ている旨の表示を行うことができろ。
設定が行われた時には、これを検知して間違っtニアド
レス設定を行わないようにし、かつ設定データが間違っ
ている旨の表示を行うことができろ。
〈発明の効果〉
以上本発明によれば、機関接続状態データを2MC装置
で管理させ、該接続状態データを適宜出力させるように
構成したから、正確に機関接続状態を把握することがで
き、誤ったアドレス設定がなくなった。又、たとえ実際
とは異なるアドレス設定を行ってもシステムで誤りを検
知できろ。
で管理させ、該接続状態データを適宜出力させるように
構成したから、正確に機関接続状態を把握することがで
き、誤ったアドレス設定がなくなった。又、たとえ実際
とは異なるアドレス設定を行ってもシステムで誤りを検
知できろ。
第1図は本発明におけろ2MC装置の要部ブロック図、
第2図は入出力モジュールのブロック図、第3図は接続
状態データ説明図、 第4図はアドレス説明図、 第5図はアドレス設定の説明図である。 11・・2MC装置の制御本体、 12・・機関接続部、13・・プログラマ−112・
・ I/Oユニッ ト、 1 」 SL、・・スロット、MJ、、・・入出力モジュール特
許出願人 ファナック株式会社代理人
弁理士 齋藤千幹哄繍 第2図(a) 42図(b) 第3図 第4図 第5図(a) 第5図(b)
状態データ説明図、 第4図はアドレス説明図、 第5図はアドレス設定の説明図である。 11・・2MC装置の制御本体、 12・・機関接続部、13・・プログラマ−112・
・ I/Oユニッ ト、 1 」 SL、・・スロット、MJ、、・・入出力モジュール特
許出願人 ファナック株式会社代理人
弁理士 齋藤千幹哄繍 第2図(a) 42図(b) 第3図 第4図 第5図(a) 第5図(b)
Claims (2)
- (1)複数の入出力点数を備えた幾つかの入出力モージ
ュールを所定のI/Oユニットの所定のスロットに挿入
し、各入出力モジュールを介して制御本体と外部との間
で入出力データの授受を行うPMC装置において、 I/Oユニット毎に、どの入出力モジュールがどのスロ
ットに挿入されているかを示す接続状態を管理させると
共に、制御本体は各I/Oユニットで管理されている接
続状態に基づいて、どの入出力モジュールが、どのI/
Oユニットの、どのスロットに挿入されているかの全体
接続状態を管理し、該全体の接続状態を必要に応じて出
力装置に出力することを特徴とするPMC装置。 - (2)入出力モジュールはプロセッサと多数の入出力ポ
ートを有し、I/Oユニットのプロセッサはスロットに
挿入された入出力モジュールからモジュール名を受信し
て、I/O毎の接続状態を管理することを特徴とする特
許請求の範囲第1項記載のPMC装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11307188A JPH01282606A (ja) | 1988-05-10 | 1988-05-10 | Pmc装置 |
PCT/JP1989/000467 WO1989011119A1 (en) | 1988-05-10 | 1989-05-02 | Pmc apparatus |
EP19890905165 EP0372085A4 (en) | 1988-05-10 | 1989-05-02 | Pmc apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11307188A JPH01282606A (ja) | 1988-05-10 | 1988-05-10 | Pmc装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01282606A true JPH01282606A (ja) | 1989-11-14 |
Family
ID=14602757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11307188A Pending JPH01282606A (ja) | 1988-05-10 | 1988-05-10 | Pmc装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0372085A4 (ja) |
JP (1) | JPH01282606A (ja) |
WO (1) | WO1989011119A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL9102198A (nl) * | 1991-12-31 | 1993-07-16 | Hadewe Bv | Werkwijze voor het besturen van een postsamenstellingsinrichting alsmede inrichting en hulpmiddelen voor het toepassen van die werkwijze. |
FR2706642B1 (fr) * | 1993-06-18 | 1995-08-18 | Euro Cp Sarl | Procédé d'attribution d'adresse, ainsi qu'unité fonctionnelle et installation s'y rapportant. |
DE4332895C1 (de) * | 1993-09-22 | 1995-05-24 | Mannesmann Ag | Verfahren zur Fehlererkennung in speicherprogrammierbaren Steuerungen |
EP1832944A1 (de) * | 2006-03-06 | 2007-09-12 | Siemens Aktiengesellschaft | Baugruppe für ein Automatisierungssystem |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5476786A (en) * | 1977-11-30 | 1979-06-19 | Hitachi Ltd | Input and output unit of sequence controller |
JPS60207918A (ja) * | 1984-03-30 | 1985-10-19 | Shin Meiwa Ind Co Ltd | プログラマブルコントロ−ラ |
JPS61294506A (ja) * | 1985-06-24 | 1986-12-25 | Hitachi Ltd | プログラマブル・コントロ−ラにおける高速pio伝送方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145609A (ja) * | 1984-12-18 | 1986-07-03 | Toyoda Mach Works Ltd | シ−ケンスコントロ−ラの多重伝送装置 |
JPS61195408A (ja) * | 1985-02-25 | 1986-08-29 | Matsushita Electric Works Ltd | シ−ケンサ用モニタシステム |
JPS63289607A (ja) * | 1987-05-21 | 1988-11-28 | Toshiba Corp | 知能ロボットのモジュ−ル間通信制御方式 |
JPH06110340A (ja) * | 1992-09-25 | 1994-04-22 | Ricoh Co Ltd | 多色画像形成方法及びその装置 |
-
1988
- 1988-05-10 JP JP11307188A patent/JPH01282606A/ja active Pending
-
1989
- 1989-05-02 WO PCT/JP1989/000467 patent/WO1989011119A1/ja not_active Application Discontinuation
- 1989-05-02 EP EP19890905165 patent/EP0372085A4/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5476786A (en) * | 1977-11-30 | 1979-06-19 | Hitachi Ltd | Input and output unit of sequence controller |
JPS60207918A (ja) * | 1984-03-30 | 1985-10-19 | Shin Meiwa Ind Co Ltd | プログラマブルコントロ−ラ |
JPS61294506A (ja) * | 1985-06-24 | 1986-12-25 | Hitachi Ltd | プログラマブル・コントロ−ラにおける高速pio伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0372085A4 (en) | 1993-12-01 |
EP0372085A1 (en) | 1990-06-13 |
WO1989011119A1 (en) | 1989-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2840463B2 (ja) | プログラマブル・コントローラのインターフェース・モジュール | |
US5265005A (en) | Processor for a programmable controller | |
US4293924A (en) | Programmable controller with high density intelligent I/O interface | |
US4250563A (en) | Expandable programmable controller | |
US5845149A (en) | Industrial controller with I/O mapping table for linking software addresses to physical network addresses | |
US6560235B1 (en) | Universal communication system | |
US4918589A (en) | Method and apparatus for linking processors in a hierarchical control system | |
JPH05158511A (ja) | 着脱式ファンクション・カード付きプログラマブル・コントローラ・プロセッサ | |
JPH04266102A (ja) | インテリジェント機能モジュール・インターフェース付きプログラマブル・コントローラ・プロセッサ | |
JP3549116B2 (ja) | プログラマブル・コントローラ用データ・インタフェース初期設定装置および初期設定方法 | |
US5212631A (en) | Programmable controller processor module having multiple program instruction execution sections | |
JPH09198119A (ja) | 操作ボード、リモートi/o通信制御方式 | |
JPH0241502A (ja) | プログラマブル・コントローラ | |
JP3456692B2 (ja) | データ処理装置 | |
US4839852A (en) | Programmable controller with self testing I/O structure | |
JPH01282606A (ja) | Pmc装置 | |
EP0473086B1 (en) | Processor for a programmable controller | |
JPH0262606A (ja) | Cncの診断方式 | |
CN110221937A (zh) | 一种板间通信数据的解析方法 | |
JPH04112304A (ja) | I/oモジュールのチェック方式 | |
JP4479131B2 (ja) | 制御装置 | |
EP0216336B1 (en) | Programmable controller with self testing i/o structure | |
JPS59223047A (ja) | リンク機能を有するプログラマブル・コントロ−ラ | |
JPS5875203A (ja) | 二重化シ−ケンス制御装置 | |
JPS61105606A (ja) | シーケンスコントローラ |