JPH01281730A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH01281730A JPH01281730A JP11103788A JP11103788A JPH01281730A JP H01281730 A JPH01281730 A JP H01281730A JP 11103788 A JP11103788 A JP 11103788A JP 11103788 A JP11103788 A JP 11103788A JP H01281730 A JPH01281730 A JP H01281730A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- polyimide
- substrate
- polyimide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229920001721 polyimide Polymers 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004642 Polyimide Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 30
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 208000017983 photosensitivity disease Diseases 0.000 abstract 1
- 231100000434 photosensitization Toxicity 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の製造におけるパターン形成方法
に関する。
に関する。
【従来の技術］
半導体基板上に１〜２ｕｍ以下の微細なマスクパターン
を形成する方法は、様々であるが、特に段差を有する基
板上に、均一よくレジストパターンを形成する方法とし
て、特開昭５８−１３２９２６のようなものがある。こ
れを第２図にて説明する。まず、ポジ型レジスト２０に
光照射Ｃ２（紫外線）を行ない、後の現像液に対し可溶
性とする（第２図ａ）１次に１表面が平坦あるいは凹凸
を有する半導体基板あるいは薄膜等の基板２１上に前記
ポジ型レジスト２０を塗布し第１のポジ型レジスト膜２
２を形成する（第２図ｂ）、レジスト膜２２の膜厚は基
板２１の凹凸よりも厚く形成する。ここでレジスト膜２
２の表面は必ずしも平坦でなくてもよいが、平坦の方が
好ましい０次に、光来照射のポジ型レジストＩ！２３を
第１のポジ型レジスト膜２２に重ねて塗布する（第２図
ｃ）、このとき、第１及び第２のポジ型レジスト膜２２
．２３として同じｆＨＩのものを用いるため、第１及び
第２のレジスト１ｉ２２．２３の界面は明確でない。次
に投影露光方法により選択的に光照射１２．３を行ない
、レジスト膜２３に選択的に感光領域２４を形成する（
第２図ｄ）。次に、ポジ型レジスト用の現像、リンス処
理により、感光領域２４の第１及び第２のレジスト膜２
２．２３を選択的に除去し、開孔部２５を形成する（第
２図ｅ）、そして、この第１及び第２のレジスト膜２２
．２３のパターンを用いて基板２１のエツチング処理等
を行うというものである。
を形成する方法は、様々であるが、特に段差を有する基
板上に、均一よくレジストパターンを形成する方法とし
て、特開昭５８−１３２９２６のようなものがある。こ
れを第２図にて説明する。まず、ポジ型レジスト２０に
光照射Ｃ２（紫外線）を行ない、後の現像液に対し可溶
性とする（第２図ａ）１次に１表面が平坦あるいは凹凸
を有する半導体基板あるいは薄膜等の基板２１上に前記
ポジ型レジスト２０を塗布し第１のポジ型レジスト膜２
２を形成する（第２図ｂ）、レジスト膜２２の膜厚は基
板２１の凹凸よりも厚く形成する。ここでレジスト膜２
２の表面は必ずしも平坦でなくてもよいが、平坦の方が
好ましい０次に、光来照射のポジ型レジストＩ！２３を
第１のポジ型レジスト膜２２に重ねて塗布する（第２図
ｃ）、このとき、第１及び第２のポジ型レジスト膜２２
．２３として同じｆＨＩのものを用いるため、第１及び
第２のレジスト１ｉ２２．２３の界面は明確でない。次
に投影露光方法により選択的に光照射１２．３を行ない
、レジスト膜２３に選択的に感光領域２４を形成する（
第２図ｄ）。次に、ポジ型レジスト用の現像、リンス処
理により、感光領域２４の第１及び第２のレジスト膜２
２．２３を選択的に除去し、開孔部２５を形成する（第
２図ｅ）、そして、この第１及び第２のレジスト膜２２
．２３のパターンを用いて基板２１のエツチング処理等
を行うというものである。
以上の方法によると、第２図ａに示すようにあらかじめ
感光したポジ型レジスト２０を用いて。
感光したポジ型レジスト２０を用いて。
第１のレジスト膜２２を塗布するので開孔部２５でのレ
ジスト残りとか、パターン中が異なるということがなく
なる。また第１のレジストｌ！２２が基板２１の平坦化
の効果を持ち、従って第２のレジスト１ｉ２３の膜厚は
基板２１の凹凸に関係なく、はぼ均一となり、一定の露
光量でパターン形成を精度よく行うことができる。
ジスト残りとか、パターン中が異なるということがなく
なる。また第１のレジストｌ！２２が基板２１の平坦化
の効果を持ち、従って第２のレジスト１ｉ２３の膜厚は
基板２１の凹凸に関係なく、はぼ均一となり、一定の露
光量でパターン形成を精度よく行うことができる。
〔発明が解決しようとする課題］
しかし、前述の方法では、ポジ型レジストをあらかしめ
感光する工程が増すと共に、感光されたレジストを塗布
するラインが余計に必要となる。
感光する工程が増すと共に、感光されたレジストを塗布
するラインが余計に必要となる。
また、前述の方法のように、レジストを容器に入れ、−
括に均一よく露光することは、困難で、しかも異物の混
入などレジストの特性を劣化させる恐れがある。
括に均一よく露光することは、困難で、しかも異物の混
入などレジストの特性を劣化させる恐れがある。
そこで、本発明は、このような課題を解決するもので、
その目的とするところは、レジストをあらかじめ感光す
る必要をなくシ、シかも現在のレジスト塗布ラインのみ
で微細パターンを精度よくかつ、従来の方法よりも高ス
ルーブツトに形成することである。
その目的とするところは、レジストをあらかじめ感光す
る必要をなくシ、シかも現在のレジスト塗布ラインのみ
で微細パターンを精度よくかつ、従来の方法よりも高ス
ルーブツトに形成することである。
〔課朋を解決するための手段］
本発明によるパターン形成方法は、アルカリ性現像液に
可溶なポリイミドを基板に塗布して、ポリイミド膜を形
成する工程と、前記ポリイミド膜上に、レジスト膜を形
成した後、前記レジスト膜に選択的に光照射を行う工程
と、現像処理により前記ポリイミド膜と前記レジスト膜
を選択的に除去して、ポリイミド及びレジストのパター
ンを形成する工程とを備えたことを特徴とする。
可溶なポリイミドを基板に塗布して、ポリイミド膜を形
成する工程と、前記ポリイミド膜上に、レジスト膜を形
成した後、前記レジスト膜に選択的に光照射を行う工程
と、現像処理により前記ポリイミド膜と前記レジスト膜
を選択的に除去して、ポリイミド及びレジストのパター
ンを形成する工程とを備えたことを特徴とする。
［作 用］
本発明の上記の構成によれば、ポリイミド膜の形成にあ
たり、アルカリ性現像液に可溶なポリイミドを使用する
ことにより、ポリイミド膜の上層に形成されるレジスト
膜な選択的に露光し、現像液にて開孔する際に、ポリイ
ミド膜も選択的に開孔できるものである。
たり、アルカリ性現像液に可溶なポリイミドを使用する
ことにより、ポリイミド膜の上層に形成されるレジスト
膜な選択的に露光し、現像液にて開孔する際に、ポリイ
ミド膜も選択的に開孔できるものである。
［実 施 例１
以下、本発明の構成を図面を用いて説明する。
第１図は、本発明の一実施例を示す工程断面図である。
まず、表面が平坦あるいは凹凸を有する半導体基板ある
いは薄膜等の基板１１上にアルカリ性現像液に可溶なポ
リイミド膜１２を形成する（第１図ａ）、このポリイミ
ド膜１２として適当なポリイミドとしては、５Ｐ−３８
０（ＴＯＲＡＹ社製＞、ＰＩ−２５７０Ｄ （デュポン
社製）等が市販されている。このポリイミド膜１２の膜
厚は基板１１の凹凸よりも厚く形成する。ここで。
いは薄膜等の基板１１上にアルカリ性現像液に可溶なポ
リイミド膜１２を形成する（第１図ａ）、このポリイミ
ド膜１２として適当なポリイミドとしては、５Ｐ−３８
０（ＴＯＲＡＹ社製＞、ＰＩ−２５７０Ｄ （デュポン
社製）等が市販されている。このポリイミド膜１２の膜
厚は基板１１の凹凸よりも厚く形成する。ここで。
ポリイミド膜１２の表面は必ずしも平坦でなくてもよい
が、平坦の方が好ましい０次に、ポジ型レジスト膜１３
をポリイミド膜１２に重ねて塗布する（第１図ｂ）６次
に、投影露光方法により選択的に光照射β１を行ない、
レジスト１ｍ１３に選択的に感光領域１４を形成する（
第１図Ｃ）６次に、通常のポジ型レジスト用の現像、リ
ンス処理により感光領域１４のレジスト膜１３及びポリ
イミド膜１２を選択的に除去し、開孔部１５を形成する
（第１図ｄ）。そして、このポリイミド膜１２及びレジ
ストｌＩ！１３のパターンを用いて基板１１のエツチン
グ処理等を行なう。
が、平坦の方が好ましい０次に、ポジ型レジスト膜１３
をポリイミド膜１２に重ねて塗布する（第１図ｂ）６次
に、投影露光方法により選択的に光照射β１を行ない、
レジスト１ｍ１３に選択的に感光領域１４を形成する（
第１図Ｃ）６次に、通常のポジ型レジスト用の現像、リ
ンス処理により感光領域１４のレジスト膜１３及びポリ
イミド膜１２を選択的に除去し、開孔部１５を形成する
（第１図ｄ）。そして、このポリイミド膜１２及びレジ
ストｌＩ！１３のパターンを用いて基板１１のエツチン
グ処理等を行なう。
以上述べたように本発明によれば、従来の方法において
基板上に形成される第１のポジ型レジスト膜に替えて、
アルカリ性現像液に可溶なポリイミドを使用するために
、従来の方法のように、あらかじめ感光させる必要がな
く、従来の方法と同等の効果を得ることができる。すな
わち、基板表面にあらかじめアルカリ性現像液に可溶な
ポリイミド膜を形成しておくので、段差上下の膜厚差に
関係なくレジスト膜の現像、リンス処理と同時に、ポリ
イミド膜も精度よく除去できる。故に、本発明では、段
差上下の膜厚差に関係な（微細パターンを精度よく形成
することができる。また。
基板上に形成される第１のポジ型レジスト膜に替えて、
アルカリ性現像液に可溶なポリイミドを使用するために
、従来の方法のように、あらかじめ感光させる必要がな
く、従来の方法と同等の効果を得ることができる。すな
わち、基板表面にあらかじめアルカリ性現像液に可溶な
ポリイミド膜を形成しておくので、段差上下の膜厚差に
関係なくレジスト膜の現像、リンス処理と同時に、ポリ
イミド膜も精度よく除去できる。故に、本発明では、段
差上下の膜厚差に関係な（微細パターンを精度よく形成
することができる。また。
本発明は反射率の高い金属膜及び基板段差によるポリイ
ミド膜の膜厚変動に関係なく、一定の露光量でパターン
形成を精度よく行うことができる。
ミド膜の膜厚変動に関係なく、一定の露光量でパターン
形成を精度よく行うことができる。
さらに、ポリイミド膜及び、レジスト膜と２回塗布する
にもかかわらず１回の現像、リンス処理によりパターン
形成が行なえるというすぐれた効果を発揮するものであ
る。
にもかかわらず１回の現像、リンス処理によりパターン
形成が行なえるというすぐれた効果を発揮するものであ
る。
なお、本実施例では、レジスト膜として、ポジ型レジス
トを使用しているが、ネガ型レジストを使用してもかま
わない。
トを使用しているが、ネガ型レジストを使用してもかま
わない。
また、本発明は、配線形成工程、コンタクトホール形成
工程を初め、あらゆる工程のパターン形成に適用可能で
あることは言うまでもない。
工程を初め、あらゆる工程のパターン形成に適用可能で
あることは言うまでもない。
第１図（ａ）〜（ｄ）は本発明の一実施例に係るパター
ン形成方法を示す形成工程断面図であり、第２図（ａ）
〜（ｅ）は、従来の一実施例に係るパターン形成方法を
示す形成工程断面図である。 １１．２１・・・・・半導体基板 １２・・・・・・・・ポリイミド膜 １３・・・・・・・・ポジ型レジスト膜１４．２４・・
・・・感光領域 １５．２５・・・・・開孔部 ２０・・・・・・・・ポジ型レジスト ２２・・・・・・・・第１のポジ型レジスト膜２３・・
・・・・・・第２のポジ型レジスト膜ｉ１、Ｃ２、ｉ、
・・光照射 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）芋１図 瓦 ２□□□
ン形成方法を示す形成工程断面図であり、第２図（ａ）
〜（ｅ）は、従来の一実施例に係るパターン形成方法を
示す形成工程断面図である。 １１．２１・・・・・半導体基板 １２・・・・・・・・ポリイミド膜 １３・・・・・・・・ポジ型レジスト膜１４．２４・・
・・・感光領域 １５．２５・・・・・開孔部 ２０・・・・・・・・ポジ型レジスト ２２・・・・・・・・第１のポジ型レジスト膜２３・・
・・・・・・第２のポジ型レジスト膜ｉ１、Ｃ２、ｉ、
・・光照射 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）芋１図 瓦 ２□□□
Claims (1)
- 半導体装置の製造におけるパターン形成方法において
、アルカリ性現像液に可溶なポリイミドを基板に塗布し
て、ポリイミド膜を形成する工程と、前記ポリイミド膜
上に、レジスト膜を形成した後、前記レジスト膜に選択
的に光照射を行う工程と、現像処理により、前記ポリイ
ミド膜と前記レジスト膜を選択的に除去してポリイミド
及びレジストのパターンを形成する工程とを備えたこと
を特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11103788A JPH01281730A (ja) | 1988-05-07 | 1988-05-07 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11103788A JPH01281730A (ja) | 1988-05-07 | 1988-05-07 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01281730A true JPH01281730A (ja) | 1989-11-13 |
Family
ID=14550805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11103788A Pending JPH01281730A (ja) | 1988-05-07 | 1988-05-07 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01281730A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4203781C1 (ja) * | 1992-02-10 | 1993-09-09 | Du Pont De Nemours (Deutschland) Gmbh, 61352 Bad Homburg, De | |
| WO2005022261A1 (ja) * | 2003-08-28 | 2005-03-10 | Nissan Chemical Industries, Ltd. | ポリアミド酸を含む反射防止膜形成組成物 |
| JP2008083181A (ja) * | 2006-09-26 | 2008-04-10 | Dainippon Printing Co Ltd | ポリイミドパターンの形成方法、物品、及びハードディスク用サスペンション |
-
1988
- 1988-05-07 JP JP11103788A patent/JPH01281730A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4203781C1 (ja) * | 1992-02-10 | 1993-09-09 | Du Pont De Nemours (Deutschland) Gmbh, 61352 Bad Homburg, De | |
| WO2005022261A1 (ja) * | 2003-08-28 | 2005-03-10 | Nissan Chemical Industries, Ltd. | ポリアミド酸を含む反射防止膜形成組成物 |
| US7598182B2 (en) | 2003-08-28 | 2009-10-06 | Nissan Chemical Industries, Ltd. | Anti-reflective coating forming composition containing polyamic acid |
| JP2008083181A (ja) * | 2006-09-26 | 2008-04-10 | Dainippon Printing Co Ltd | ポリイミドパターンの形成方法、物品、及びハードディスク用サスペンション |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7314834B2 (en) | Semiconductor device fabrication method | |
| JP2565119B2 (ja) | パターン形成方法 | |
| KR100432794B1 (ko) | 배선 패턴을 형성하는 공정 | |
| JPH01281730A (ja) | パターン形成方法 | |
| KR100265014B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS60235426A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01292829A (ja) | 半導体装置の製造方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JP2001350269A (ja) | 半田印刷用マスクの製造方法 | |
| JPH01239927A (ja) | パターン形成方法 | |
| JP2000181077A (ja) | リフトオフ法による配線パターン形成方法 | |
| JPH08172098A (ja) | 半導体素子のパターン形成方法 | |
| JPH0477746A (ja) | 化学増幅型レジストのパターン形成方法 | |
| JPH03236216A (ja) | 半導体装置の製造方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JPH01149435A (ja) | 半導体装置の製造方法 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPS647492B2 (ja) | ||
| JP4421706B2 (ja) | 表面にメッキパターンを備えた金属部品の製造方法 | |
| KR19990086370A (ko) | 반도체 장치의 사진식각 방법 | |
| JP2020136567A (ja) | 貫通孔の形成方法及び電子デバイスの製造方法 | |
| JPS6126221A (ja) | 半導体装置等の製造方法 | |
| JPS62165651A (ja) | レジストパタ−ンの形成方法 |