JPH01280941A - 分岐回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタルデータ網において、マスタ局と複数のスレー
ブ局との間でデータのやりとりを行うための分岐回路に
関し、 スレーブ局のステータスを監視するステータス監視制御
部の試験も可能な分岐回路を提供することを目的とし、 マスタ局と複数のスレーブ局の間に挿入される分岐回路
であって、マスタ局からの制御信号により所定のスレー
ブ局を選択する第１の選択回路と、第１の選択回路の制
御信号出力により所定のスレーブ局のステータスビット
出力を認識するステータス認識手段と、ステータス認識
手段の制御信号出力により、所定のスレーブ局を選択し
てスレーブ局からのデータを出力する第２の選択回路と
で構成する。

〔産業上の利用分野〕

本発明はディジタルデータ網において、マスタ局と複数
のスレーブ局との間でデータのやりとりを行うための分
岐回路の改良に関するものである。

この際、スレーブ局のステータスを監視するステータス
監視制御部の試験も可能な分岐回路が要望されている。

〔従来の技術〕

第３図は従来例の分岐回路の構成を示すブロック図であ
る。

第３図において、マスタ局ｌと遠隔地にあって端末装置
を有するスレーブ局７−１〜７−ｎとの間でデータのや
りとりを行う場合、マスタ局１からデータのやりとりを
希望するスレーブ局のアドレスを指示するビットを含ん
だデータを送出する。このデータは分岐され、一方は制
御回路（以下Ｃ０ＮＴと称する）２に加えられ、他方は
２つの入力ａ、ｂのうち１つの入力すが否定入力となる
ＡＮＤ回路３−１〜３−ｎの入力ａに加えられる。

そして例えばスレーブ局７−１を選択する場合、Ｃ０Ｎ
Ｔ　２からＡＮＤ回路３−１の入力端子すに“０″を加
え、他のＡＮＤ回路３−２〜３−ｎの入力端子すには“
１”を加えるようにする。その結果、ＡＮＤ回路３−１
からは“１″の出力が得られるが、ＡＮＤ回路３−２〜
３−ｎの出力は“０”となる。そして、ＡＮＤ回路３−
１からだけマスタ局１からのデータがスレーブ局７−１
に転送される。

一方、スレーブ局７−１では自局からデータをマスタ局
１に向けて送出する。そのデータにはスレーブ局７−１
から送信していることを示すステータスビットを含んで
おり、このデータを分岐して選択回路（以下ＳＥＬと称
する）４に加えると共に、Ｃ０ＮＴ　５にも加える。Ｃ
０ＮＴ　５ではステータスビットを認識し、ＳＥＬ　４
においてスレーブ局７−１を選択するための制御信号を
ＳＥＬ　６を介してＳ［ＥＬ　４に加える。この結果、
ＳＥＬ　４においてスレーブ局７−１が選択されて、７
−１からのデータがマスタ局１に転送される。このよう
にしてマスタ局１とスレーブ局７−１　との間でデータ
のやりとりを行う。マスタ局ｌと他のスレーブ局７−２
〜７−ｎとの間でデータのやりとりを行う場合も、上述
の場合と同様にして行う。

今、この分岐回路の試験を行う場合、マスタ局ｌから強
制的に（スレーブ局のステータスに関係なく）試験対象
のスレーブ局を選択することにより行っている。即ち、
例えば試験対象としてスレーブ局７−１を選択する場合
、それを指示するコードを含むデータをマスタ局１内の
測定器（図示しない）から送出しＣ０ＮＴ　２に加え、
Ｃ０ＮＴ　２でこのコードをＡＮＤ回路３−１〜３−ｎ
に出力し、一方このコードを解除コードがマスタ局１か
ら入力されるまでＣ０ＮＴ　Ｚ内の記↑ａ回路（図示し
ない）に保持する。

この結果、ＡＮＤ回路３−１の入力端子すには“０”が
入力されて“１”となり、３−１は“１”が出力され導
通状態となる。そして、試験信号がマスタ局ｌ内の測定
器からＡＮＤ回路３−１を介してスレーブ局７−１に転
送され、スレーブ局７−１で折り返し５ＥＬ４に転送さ
れる。ＳＥＬ　４ではＣ０ＮＴ　２からの制御信号によ
りＳＥＬ　６が入力端子ｄ側に切り換えられ、ＳＥＬ　
４に上記制御信号を加えスレーブ局７−１を選択する。

マスタ局１では試験信号を受信してレベル等の測定を行
う。

〔発明が解決しようとする課題） しかしながら上述の分岐回路においては、パス試験の意
味では十分であるが、Ｃ０ＮＴ　５の試験が出来ないた
め機能試験としては不十分という問題点があった。

したがって本発明の目的は、スレーブ局のステータスを
監視するステータス監視制御部（ＣＯＮＴ５）の試験も
可能な分岐回路を提供することにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す回路構成によって解決される
。

即ち第１図において、２００はマスタ局からの制御信号
により所定のスレーブ局を選択する第１の選択回路であ
る。

８００は第１の選択回路２００の制御信号出力により所
定のスレーブ局のステータスビット出力を認識するステ
ータス認識手段である。

４００はステータス認識手段８００の制御信号出力によ
り、所定のスレーブ局を選択してスレーブ局からのデー
タを出力する第２の選択回路である。

そして上記２００．８００．４００をマスタ局１００と
スレーブ局７００−１〜７００−ｎの間に挿入する。

〔作　用〕

第１図において、第１の選択回路２００においてマスタ
局からの制御信号により所定のスレーブ局を選択する。

次にステータス認識手段８００において、第１の選択回
路２００の制御信号出力により所定のスレーブ局のステ
ータスビット出力を認識する。

そして第２の選択回路４００において、ステータス認識
手段８００の制御信号出力により、所定のスレーブ局を
選択してスレーブ局からのデータをマスタ局１００に向
けて出力する。

〔実施例〕

第２図は本発明の実施例の分岐回路の構成を示すブロッ
ク図である。

全図を）■じて同一符号は同一対象物を示す。

第２図において、マスタ局１０からスレーブ局７〇−１
を含む回線の試験を行う場合、マスタ局１０からスレー
ブ局７０−１を選択するためのコードを含む信号をＣ０
ＮＴ２Ｏに加える。Ｃ０ＮＴ２Ｏではこれに対応してへ
ＮＤ回路３０−１の入力端子すに０”を、又３０−２〜
３０．０の入力端子すに“１″を加えることにより、３
０−１だけを導通状態とする。同時に上記コードを含む
信号をＡＮＤ回路８０−１〜８０−ｎの入力端子「に加
えて、スレーブ局７０−１の出力に対応するＡＮＤ回路
８０−１だけをＲ）ＨＪ状態とする。この状態はマスタ
局１０から解除コードが送出されるまで保持される。

次にマスタ局１０からステータスビットを送出する。上
述したようにＡＮＤ回路３０−１は導通状態に保持され
ているため、ステータスビットはＡＮＤ回路３０−１を
介してスレーブ局７０−１に転送される。そしてスレー
ブ局７０−１から応答信号が送出され、前述したように
導通状態のＡＮＤ回路８０−１を介してＣ０ＮＴ５０に
転送される。Ｃ０ＮＴ５０においてステータスビットを
認識して制御信号を５ＥＬ４０に加えることにより、５
ＥＬ４０においてスレーブ局７０−１の出力応答信号を
選択するようにする。そして上記応答信号をマスタ局１
０に戻す。

この結果、スレーブ局７０−１の動作を試験すると同時
にＣ０ＮＴ５０の機能をも試験することができる。

〔発明の効果〕

以上説明のように本発明によれば、スレーブ局のステー
タスを監視するステータス監視制御部（Ｃ０ＮＴ２Ｏ）
の試験も可能となる。

その結果、スレーブ局の数が多い程分岐回線の障害個所
の検出精度の向上が達成できる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例の分岐回路の構成を示すブロッ
ク図、 第３図は従来例の分岐回路の構成を示すブロック図であ
る。 図において １００はマスタ局、 ２００は第１の選択回路、 ４００は第２の選択回路、 ７００−１〜７００−ｎはスレーブ局、８００はステー
タス認識手段 を示す。 ２ｍ 刀（４Ｅ８月の７砂、理口 茅　１　図 ４に扮ち０月の芙施イダ］のか文目選りの褥りビとトブ
フ゛ロノフ図＊　２　■

Claims (1)

1. 【特許請求の範囲】 マスタ局（１００）と複数のスレーブ局（７００−１〜
   ７００−ｎ）の間に挿入される分岐回路であって、該マ
   スタ局からの制御信号により所定のスレーブ局を選択す
   る第１の選択回路（２００）と、該第１の選択回路（２
   ００）の制御信号出力により該所定のスレーブ局のステ
   ータスビット出力を認識するステータス認識手段（８０
   ０）と、 該ステータス認識手段（８００）の制御信号出力により
   、所定のスレーブ局を選択して該スレーブ局からのデー
   タを出力する第２の選択回路（４００）とを有すること
   を特徴とする分岐回路。