JPH01278752A - 半導体基板接合方法および接合装置 - Google Patents

半導体基板接合方法および接合装置

Info

Publication number
JPH01278752A
JPH01278752A JP10765688A JP10765688A JPH01278752A JP H01278752 A JPH01278752 A JP H01278752A JP 10765688 A JP10765688 A JP 10765688A JP 10765688 A JP10765688 A JP 10765688A JP H01278752 A JPH01278752 A JP H01278752A
Authority
JP
Japan
Prior art keywords
substrates
substrate
atmosphere
bonding
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10765688A
Other languages
English (en)
Other versions
JPH0580131B2 (ja
Inventor
Atsushi Yamada
厚 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP10765688A priority Critical patent/JPH01278752A/ja
Publication of JPH01278752A publication Critical patent/JPH01278752A/ja
Publication of JPH0580131B2 publication Critical patent/JPH0580131B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体基板に関し、具体的には、SOI (
St 1icon−on−Insulat。
r)基板、或いは、集積回路用の高品位単結晶半導体基
板を製造するための基板接合技術に関する。
[従来の技術] 従来より単結晶半導体基板の表面層付近を清浄化する手
段として、いわゆるゲッタリングが多用されている。こ
こに、ゲッタリングとは、金属不純物を内部に吸着する
ような材料を半導体基板の中にいれておくことで、半導
体基板中の金属不純物が結晶欠陥の近傍に集中して析出
する現象を利用している。ゲッタリングにより、半導体
基板の表面層付近の金属不純物が自然に半導体基板中に
収り込まれるようになり、これによって半導体基板の表
面の汚れが除かれ、該表面の性状が保たれる。したがっ
て、ゲッタリングは半導体基板を金属不純物の汚染から
防ぐのに有効である。
半導体基板中への結晶欠陥の導入方法の一つに、方位の
異なる2枚の単結晶半導体基板を直接接合することによ
って、その界面に導入される格子整合に起因する結晶欠
陥をゲッタリング源として利用する方法かある。この方
法により、導入された結晶欠陥は、素子製作工程中の高
温工程に於て回復してゲッタリング中心としての効果を
持たなくなってしまうということが無い点に於て、優れ
たゲッタリング源である。
また、2枚の単結晶半導体基板の直接接合は、素子分離
技術の一つの理想型であるSolを手軽に実現する手段
としても有用である。すなわち、予めその表面を酸化す
ることにより絶縁層を形成した2枚の単結晶シリコン基
板を接合した後、−方の基板を薄膜化することによって
、5OII造を製作することかできる。
[発明か解決しようとする課題] 上記のいずれの場合においても、従来技術における基板
の接合工程は、まず、接合されるべき2枚の基板を、室
温に於て、その鏡面化状態で接触させた後、その接触を
保持したまま、高温下に置くという手順に従っていた。
しがしながら、この方法では、作業環境が完全に無塵で
ないがきり、接合されるべき2枚の基板間に、埃等の異
物が侵入することは避けられない。したがって、後の高
温工程において、この異物が分解気化して、基板の接合
を阻害するという問題があった。たとえ、異物の数が十
分に制限され、見掛上、2枚の基板が完全に接合されて
いる場合にも、分解気化した異物が、微小な気泡として
残存しているのが常であった。
[課題を解決するための手段] 上記問題点に鑑み本発明による基板接合方法では、室温
で基板を接触させないで、2枚の基板を互いに非接触の
まま、一定時間熱処理し、その後なたちに、腐食性熱処
理雰囲気中で、該熱処理の温度において、前記2枚の基
板を接触させ、さらに一定時間熱処理を続行することに
よって接合を完成するという工程をとる。
本発明の方法の一態様では、複数の基板を、500℃以
上の温度で、該基板に対して腐食性の雰囲気中で熱処理
し、鏡面化表面を互いにで対向させた後、接触させ、さ
らに、一定時間熱処理することにより接合する。 ここ
で、前記基板が、シリコン基板、および予め表面を酸化
膜で被覆されたところのシリコン基板からなる群から選
ばれた基板である場合には、前記腐食性の雰囲気が、水
素と酸素の混合雰囲気、および水蒸気と酸素の混合雰囲
気からなる群より選ばれた酸化性雰囲気である。また、
前記基板が、ヒ化ガリウム基板である場合には、前記腐
食性の雰囲気が水素雰囲気である。
本発明にかかる装置は、加熱装置と、加熱装置の中に置
かれた加熱室と、加熱室に腐食性ガスを送る装置と、加
熱室の中に置がれな半導体基板支持装置と、加熱室の外
側から操作可能な半導体基板押圧装置とからなり、腐食
性雰囲気内に置かれた複数の半導体基板を接触接合でき
るようになっている。
[作用] 2枚の半導体基板を互いに非接触のまま腐食性雰囲気で
熱処理することは、半導体基板表面に付着した異物を分
解気化により除去する作用がある。
そのまま該半導体基板を#:触状態で熱処理すると、該
半導体基板は接合される。
[実施例〕 図面を参照して本発明を説明すると、第1図において、
加熱装置10の中に石英の加熱室12がある。加熱室1
2には90℃の水を入れた洗浄器14かあり、加熱室1
2に腐食性ガスを送るようになっている。加熱室12の
中には、石英支持装置16があって、石英カップ18と
複数のシリコン半導体基板20とを支持している。加熱
室12の両側から石英棒22か挿入されて、石英支持装
置16と石英カップ18とに夫々当たって、複数のシリ
コン半導体基板20を接触状態に置けるようになってい
る。腐食性カスは、入口24から入って出口26から出
る。
第2図は、左右の石英棒22が加熱室12の中に仲ひ出
して、複数のシリコン半導体基板20を接触状態に置い
たところを示す。
腐食性雰囲気で熱処理中の雰囲気の選択は、大気との反
応によって基板表面に形成される化学的変質層や異物を
除去し、表面に反応性の高い結合手或いは末端基を露出
させるために重要である。
この目的で、GaAs基板の直接接合における水素のよ
うに、基板表面に対して腐食性の気体を導入することか
有効であるのは自明である。
本発明における「腐食性」の用語は、「酸化性」も含む
0例えば、シリコン基板の接合においては、酸化性の雰
囲気によって、常に、新鮮で清浄な、酸化膜表面を形成
、露出させることで、前記と同様の効果を得ることがで
きる。
ここに、注意すべきは、GaAs基板を腐食性雰囲気に
置く理由が、表面にある異物を分解除去して清潔な地肌
を表面に現すためで、表面に薄膜を発生させるのではな
いことである。ただし、シリコン基板は、酸化性の雰囲
気によって純粋な酸化珪素の膜を発生する。
また、酸化膜を介在させたシリコン基板の接合において
も、酸化雰囲気を利用できる。この場合、表面清浄化の
ために、−旦、酸化性以外の腐食性の気体を導入するこ
とが、有効であることは、いうまでもない。しがしなが
ら、酸化性の熱処理雰囲気を選択するほうが、絶縁層形
成のための基板酸化工程と、基板接合工程とを同一の熱
処理炉において連続して行うことができるので、工程お
よび設備の簡略化という点に於てすぐれている。
半導体基板同志を接触させた後、該基板を熱処理するこ
とは、基板表面付近の基板材料の構成元素の拡散、再配
置を促し、対面する基板表面を移動、変形させることに
よって、側基板をミクロ的に直接接合可能な距離にまで
近付ける働きがある。
以下に、本発明の実施例について比較例と共に詳細に説
明する。
[実施例1] 鏡面加工された2枚のGaAs単結晶基板を以下の手続
により接合した。
(1)厚さ0.5mm、直径10cmの基板をあらかじ
め80′Ccr)j農塩酸中で煮沸洗浄した。
(2)2枚の基板の鏡面化表面を対向させ、非接触のま
ま、水素雰囲気中、850℃で15分間熱処理した。
(3)2枚の基板の鏡面化表面を合わせ、非加圧状態で
、水素雰囲気中、850℃において、さらに1時間熱処
理した。
以上により2枚の基板は完全に接合した。前記2枚のG
aAs基板の対面するGa原子とAs原子との間に直接
結合が形成されたこと、及び、格子不整合に起因する結
晶欠陥が接合界面近傍に導入されたことが、30万倍の
高分解能電子顕微鏡観察によって確認された。
本実施例で用いた2枚のGaAs基板はいずれも半絶縁
性であり、一方の基板の面方位は<100〉で、もう一
方の基板は<100>方向からく010〉方向に10度
傾いていた。
その後、<ioo>基板側を研磨加工し、その厚さを5
0ミクロンとすると同時にその表面を鏡面化して半導体
基板としな。
[実施例2コ 鏡面加工された2枚のシリコン単結晶基板を以下の手続
により接合した。
(1)基板をあらかじめ硫酸、過酸化水素中で煮沸洗浄
した。
(2)さらに弗酸中で洗浄しな。
(3)2枚の基板の鏡面化表面を対向させ、非接触のま
ま、湿潤酸素雰囲気中、1150℃で2時間熱処理し、
その表面を酸化した。
(4)2枚の基板の鏡面化表面を合わせ、非加圧状態で
、前記と同様な湿潤酸素雰囲気中、1150℃において
、さらに1時間熱処理した。
以上により2枚の基板は完全に結合した。その後、一方
の基板を研磨加工し、その厚さを1μmとしSOI構造
の基板を製作した。
このように接合した基板の一方を厚さ1μmまで研磨し
た時にも、気泡の混入が原因となる部分的剥落を発生し
ないが確認された。これは、本実施例により2枚のシリ
コン基板が酸化膜を介して結合され、接合界面に気泡等
の接合の不完全な部分が一切導入されていないことを示
している。
[実施例3] 半導体基板としてInP基板を使用し、腐食性雰囲気と
して水素を使用し、実施例1と同様にして熱処理した結
果、InP基板の良好な接合を得た。
[実施例4] 熱処理温度を500℃未満とするほかは実施例1と同様
にしてGaAs半導体基板を接合した。
しかし、GaAs半導体基板表面で反応が生じなかっな
、GaAs半導体基板に対する水素の腐食作用が500
℃未満では得られないためと解される。
[実施例5コ 熱処理温度を500℃未満とするほかは実施例2と同様
にしてシリコン半導体基板を接合した。
この場合、接合できたが、表面の異物の分解が不十分で
あった。さらに、ウェハーの作製工程において1000
℃以上の加熱があるため、接合温度とウェハー処理温度
の間の温度差が大きくなって、異物の分解で生じた気泡
の膨脹度が大きくなり好ましくない。
[実施例6] 比較のために、従来法により、シリコン半導体基板を大
気中にて室温で3時間放置したあと、2時間水洗し表面
を親水性にして、室温で基板を合わせたのち、1100
℃にて30分間の加熱を行って接合工程を完了した。
この場合、表面に異物があって、接合かできなかっな。
すなわち、生成した膜か剥かれてしまい、SOIが生成
しなかった。
前述の実施例に使用された半導体基板の外に゛、GaP
、CdTe、InSb等の半導体基板を本発明の対象基
板とすることができる。
まな、前述の実施例では2層の半導体基板を利用したが
、2層の半導体基板に本発明を利用することもできる。
ただし、いずれの場合も、膨脹率を揃える点で、同種材
料を使用することが好ましい。
[発明の効果1 従来技術では、シリコンウェハーの製造で30%程度の
接合不良を生じていたが、本発明の実施により接合不良
の発生がほとんど無くなった。このように、半導体基板
の接合に際し、異物か分解気化して、微小な気泡として
残存して基板の接合を阻害することによる不良率が減少
するから、産業界に寄与するところ大なるものがある。
【図面の簡単な説明】
第1図は、本方法に使用する装置の構造を示す図で、シ
リコン基板を酸化する工程を示す図である。 第2図は、接合工程を示す図である。

Claims (4)

    【特許請求の範囲】
  1. (1)複数の基板を、500℃以上の温度で、該基板に
    対して腐食性の雰囲気中で熱処理し、鏡面化状態で対向
    させた後、接触させ、さらに、一定時間熱処理すること
    により接合する方法。
  2. (2)前記基板が、シリコン基板、および予め表面を酸
    化膜で被覆されたシリコン基板からなる群から選ばれた
    基板であり、前記腐食性の雰囲気が、水素と酸素の混合
    雰囲気、および水蒸気と酸素の混合雰囲気の群から選ば
    れた酸化性雰囲気である請求項1記載の半導体基板の接
    合方法。
  3. (3)前記基板が、ヒ化ガリウム基板であり、前記腐食
    性の雰囲気が水素雰囲気である請求項1記載の半導体基
    板の接合方法。
  4. (4)加熱装置と、加熱装置の中に置かれた加熱室と、
    加熱室に腐食性ガスを送る装置と、加熱室の中に置かれ
    た半導体基板支持装置と、加熱室の外側から操作可能な
    半導体基板押圧装置とからなる半導体基板接合装置。
JP10765688A 1988-05-02 1988-05-02 半導体基板接合方法および接合装置 Granted JPH01278752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10765688A JPH01278752A (ja) 1988-05-02 1988-05-02 半導体基板接合方法および接合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10765688A JPH01278752A (ja) 1988-05-02 1988-05-02 半導体基板接合方法および接合装置

Publications (2)

Publication Number Publication Date
JPH01278752A true JPH01278752A (ja) 1989-11-09
JPH0580131B2 JPH0580131B2 (ja) 1993-11-08

Family

ID=14464705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10765688A Granted JPH01278752A (ja) 1988-05-02 1988-05-02 半導体基板接合方法および接合装置

Country Status (1)

Country Link
JP (1) JPH01278752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037253A (ja) * 2001-07-26 2003-02-07 Shin Etsu Handotai Co Ltd Soi基板の製造方法及びsoi基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037253A (ja) * 2001-07-26 2003-02-07 Shin Etsu Handotai Co Ltd Soi基板の製造方法及びsoi基板

Also Published As

Publication number Publication date
JPH0580131B2 (ja) 1993-11-08

Similar Documents

Publication Publication Date Title
US6200878B1 (en) SOI substrate processing method
JPH04119626A (ja) 接合ウェーハの製造方法
EP0603849B1 (en) Method for producing a semiconducteur substrate by using a bonding process
JPS60121715A (ja) 半導体ウエハの接合方法
JPS62122148A (ja) 半導体基板
US8076219B2 (en) Reduction of watermarks in HF treatments of semiconducting substrates
JPH07235651A (ja) 半導体基板およびその作製方法
JPH01278752A (ja) 半導体基板接合方法および接合装置
KR100253583B1 (ko) 접합형 에스. 오. 아이 웨이퍼 제조방법
CN115084352A (zh) 一种单晶压电薄膜及其制备方法
JPS63129633A (ja) 半導体表面処理方法
JP3611142B2 (ja) 張り合わせウェーハおよびその製造方法
JP2850502B2 (ja) Soi基板の製造方法
JPS63133534A (ja) 半導体ウエハの洗浄方法
JPH0389519A (ja) 半導体基板の製法
JPS60236210A (ja) 半導体ウエハの接合方法
JPS63127531A (ja) 半導体装置の製造方法
JP2595935B2 (ja) 表面清浄化方法
JPS61182216A (ja) 半導体基板の接合方法
JP2004031430A (ja) Soiウエーハおよびその製造方法
JP2738063B2 (ja) 接合シリコン基板の製造方法
JPH0669087A (ja) シリコン基板の形成方法
JPH03104224A (ja) 半導体装置の製造方法
JPS63138739A (ja) 半導体基板の製造方法
JPH06140411A (ja) 半導体装置用シリコン基板