JPH01274660A - 電力用スイッチ素子の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分ＷＦ］ 本発明は、電力用スイッチ素子の駆動回路に関するもの
であり、直流電源から負荷に流れる負荷電流をオン、オ
フ制御するスイッチング回路に用いられるものである。

［従来の技術］ 従来、静電誘導サイリスタ等のゲートターンオフ形サイ
リスタを用いたスイッチング回路の駆動回路として、次
のような回路が提案されている。

従速１ 第７図は従来−の回路図である。静電誘導サイリスタＳ
！にはゲートＧとアノードＡとカソードにの端子がある
。アノードＡは負荷２を介して直流電源Ｅ、の正極側に
、カソードには直流電源Ｅ２の負極側に接続されている
。ゲートＧにはスピードアップコンデンサＣＩと抵抗Ｒ
９の並列回路の一端が接続されている。スピードアップ
コンデンサＣ３と抵抗Ｒ，の並列回路の他端はスイッチ
素子ＳＷ、と抵抗Ｒ２を介して直流電源Ｅ、の正極側に
接続されると共に、トランジスタＱ１のコレクタ・エミ
ッタ間を介して直流電源Ｅ１の負極側に接続されている
。直流電源Ｅ、と直流電源Ｅ２の負極側は共通接続され
ている。制御回路１は直流電源Ｅ１から給電されており
、スイッチ素子ＳＷ１とトランジスタＱ、が交互にオン
、オフするような制御信号を発生する。

以下、その動作について簡単に説明すると、制御回路１
からの出力信号により、スイ・ｙチ素子ＳＷｌがオンさ
れ、トランジスタＱ１がオフされているときには、直流
電源Ｅ１から抵抗Ｒ１、スイッチ素子Ｓ　Ｗ　＋、コン
デンサＣＩ、静電誘導サイリスタＳＩのゲート・カソー
ドを通ってゲート電流が正方向に流れて静電誘導サイリ
スタＳＩがターンオンする。このとき、コンデンサＣＩ
は静電誘導サイリスタＳＩのゲート側が負となるように
充電される０次に、スイッチ素子Ｓ　Ｗ　＋がオフされ
、トランジスタＱ１がオンされたときには、コンデンサ
Ｃ３の充電電圧により静電誘導サイリスタＳＩのゲート
・カソード間に逆バイアスが印加され、静電誘導サイリ
スタＳＩのゲートからコンデンサＣ１、トランジスタＱ
、を介して静電誘導サイリスタＳＩのカソードに至る経
路で電流が引き抜かれ、静電誘導サイリスタＳＩがター
ンオフする。以後、コンデンサＣ３の充電電圧による逆
バイアス電圧がゲート・カソード間に印加されるため、
静電誘導サイリスタＳＩは安定にオフ状態を保持する。

従連ＪＬＬ 第８図は他の従来例の回路図である。制御回路１の出力
はトランジスタＱ！のベースに接続されている。トラン
ジスタＱ２のコレクタは抵抗Ｒ４を介して直流電源Ｅ１
の正極側に接続され、エミ・ツタは抵抗Ｒ２を介して直
流電源Ｅ１の負極側に接続されると共に、トランジスタ
Ｑ１のベースに接続されている。その他の構成は第７図
回路と同様である。この従来例にあっては、制御回路１
の出力とトランジスタＱ、のベースの間に、エミ・ツタ
フォロアのトランジスタＱ２を介在させたものであるか
ら、制御回路１の出力電流が小さくてもトランジスタＱ
１に供給するベース電流を大きくすることができるもの
である。

良敦匠ｌ 第１０図はさらに他の従来例の回路図である。

この従来例にあっては、従来例１におけるトランジスタ
Ｑ１に代えて、トランジスタＱ１とＱ、をダーリントン
接続した回路を接続したものである。

制御回路１の出力は、トランジスタＱ２のベースに接続
されている。トランジスタＱ！のコレクタはトランジス
タＱ１のコレクタに接続され、トランジスタＱ２のエミ
ッタはトランジスタＱ、のベースに接続されている。ト
ランジスタＱ、のベース・エミッタ間には、抵抗Ｒ，が
接続されている。

トランジスタＱ１のコレクタ・エミッタ間電圧をＶＣＥ
（Ｑｌ）、ベース・エミッタ閤電圧をＶＢＥ（Ｑ　＋　
）とし、トランジスタＱ２のコレクタ・エミッタ間電圧
をＶＣＥ（Ｑｌ）とすると、トランジスタＱ、とＱｌが
オン状態である場合には、Ｖｃａ（Ｑ　＋）＝　ＶＢＥ
！（Ｑ　＋）＋　ＶＣＥ（Ｑｌ）となり、ＶｃＩ！（（
ｈ）’；　ＯＶとなっても、Ｖｃｐ（Ｑ　＋）”；　Ｖ
ｅａ（Ｑ　＋）となり、ＶＣＥ（Ｑｌ）がトランジスタ
Ｑ、の飽和電圧にならないように構成されている。

［発明が解決しようとする課題］ 上述の従来例１〜３には次のような問題があった。

まず、従来例１の問題点としては、静電誘導サイリスタ
ＳＩが遮断するアノード電流が多くなると、ターンオフ
時のゲート引き抜き電流も増加し、トランジスタＱ１に
流れる電流も多くなる。したがって、トランジスタＱ、
のベース電流を多く流す必要があり、制御回路１からト
ランジスタＱ１を直接ドライブできなくなるという問題
がある。

従来例２では、トランジスタＱ１をトランジスタＱ２に
よりドライブしているので、制御回路１からの出力電流
が少なくてもトランジスタＱ１に大きな電流を流せるよ
うになっている。しかしながら、この従来例２にあって
は、制御出力信号が“Ｌｏｗ“レベｌしとなり、トラン
ジスタＱ２とトランジスタＱ、がターンオフするときに
、第９図に示すように、トランジスタＱ！の蓄積時間ｔ
ｓ２とトランジスタＱ、の蓄積時間ｔｓ、とが加算され
るため、制御回路１の出力が立ち下がってからトランジ
スタＱ、がオフするまでの時間（ｔ１１２＋ｔｓ＋）が
長くなり、スイッチ素子ＳＷｌとトランジスタＱ、が同
時にオンする状態が生じる。このとき、直流電源Ｅ。

から、抵抗Ｒ３、スイッチ素子ＳＷｌ、トランジスタＱ
１を介して貫通電流が流れる状態となる。また、トラン
ジスタＱ１のベース電流を抵抗Ｒ１、トランジスタＱ２
を通して直流電源Ｅ、より得ているため、直流電源Ｅ、
の消費電流が増えてしまうという問題がある。

従来例３では、トランジスタＱ、、Ｑ２をダーリントン
構成としているので、トランジスタＱ、の蓄積電荷は少
なく、ターンオフ時のトランジスタＱ、の蓄積時間ｔｓ
、は、第１１図に示すように、従来例２に比べて非常に
短くなり、トランジスタＱ。

のターンオフ速度は従来例２よりも速くなる。また、ダ
ーリントン構成であるため、制御回路１からの出力電流
が少なくてもトランジスタＱ、に大きな電流を流すこと
ができる。さらに、トランジスタＱ１のベース電流は静
電誘導サイリスタＳＩのゲートからの引き抜き電流を利
用しているため、直流電源Ｅ１の消費電流を増加させな
い、しかしながら、この従来例３の問題点としては、負
荷状態等により、静電誘導サイリスタＳＩをターンオフ
状態のままで停止させる制御を行うとき、すなわち、制
御回路１の発振が停止し、制御回路１の出力が“Ｈｉｇ
ｈ”レベルで一定となったときに、スイッチ素子Ｓ　Ｗ
　＋はオフ状態であり、コンデンサＣＩの電荷が抵抗Ｒ
，により放電して行き、静電誘導サイリスタＳＩのゲー
ト・カソード間の逆バイアス電圧ＶｃにはＯｖとなる。

このとき、静電誘導サイリスタＳＩのゲート・カソード
間には、トランジスタＱ２のコレクタ・エミッタ間を介
して、トランジスタＱ、のベース・エミッタ間のＰＮ接
合ダイオードが接続された状態になる。この状態でリレ
ーノイズ等の外来ノイズが印加されると、ノイズによる
電流がトランジスタＱ　Ｉ、　Ｑ　！に流れ、ＶＣＥ（
Ｑ　＋）？　ＶＢＥ（Ｑ　＋）絢０．７　Ｖが発生スル
、静電誘導サイリスクＳＩのゲートターンオン電圧ｖｔ
ｈが０．３〜１ｖであるため、ＶＣＥ（Ｑ　＋）≧Ｖ　
ｔｈトすると、静電誘導サイリスタＳＩがターンオンし
、オン状態を保持するため、アノード・カソード間に電
流が流れ続けて、素子が破損するおそれがある０以上の
ことは、負荷電流をオン、オフするスイッチ素子が静電
誘導サイリスタＳＩである場合に限らず、ゲートターン
オフ形のサイリスタＳＩでゲートターンオン電圧ｖｔｈ
が低い場合には、同様に問題となる。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、電力用スイッチ素子を用いて負
荷に流れる電流をオン、オフさせるスイッチング回路で
負荷の状態等により、電力用スイッチ素子の主電極間に
電圧を印加した状態で、電力用スイッチ素子をオフ状態
に維持するときに、外来ノイズ等により電力用スイッチ
素子が誤点弧されて、電力用スイッチ素子が破損するこ
とを防止できるようにした電力用スイッチ素子の駆動回
路を提供することにある。

［課題を解決するための手段］ 第１図に本発明の基本構成を示す、以下、第１図の回路
について説明する。制御回路１からの出力信号により、
スイッチ素子Ｓ　Ｗ　＋とスイッチ素子ＳＷｚが交互に
オン／オフを繰り返し、スイッチ素子ＳＷＩがオン、ス
イッチ素子ＳＷ２がオフのとき、直流電源Ｅ、から、抵
抗Ｒ，ｔ、スイッチ素子ＳＷｌ、コンデンサＣ１、静電
誘導サイリスタＳＩのゲート・カソードの経路で正方向
のゲート電流が流れて、静電誘導サイリスタＳＩがター
ンオンし、また、スイッチ素子ＳＷ、がオン、スイッチ
素子ＳＷ１がオフのとき、静電誘導サイリスタＳ工のゲ
ートＧ、コンデンサＣ１、スイッチ素子ＳＷ２の経路に
ゲート引き抜き電流が流れて、静電誘導サイリスタＳＩ
がターンオフし、その後、コンデンサＣ５の充電電圧に
よりゲート・カソード間に逆電圧が印加されてオフ状態
を保持する。前記動作を経り返すことにより、負荷２に
流れる電流をオン／オフしている。ここで、スイッチ素
子ＳＷ２はオン状態でもインピーダンスを持つスイッチ
であり、その具体例としては、第２図（ａ）〜（ｆ）に
示したように、トランジスタＱ、、Ｑ２がダーリントン
接続されたものがある。

本発明では、スイッチ素子ＳＷ２と並列に接続されたス
イッチ素子ＳＷ３を設け、静電誘導サイリスクＳＩのオ
フ信号、すなわち、スイッチ素子ＳＷＩがオフでスイッ
チ素子ＳＷ２がオンである状態が一定期間継続したとき
に、スイッチ素子ＳＷ。

を短絡するように制御する。ここで、一定期間とは第３
図に示す期間ｔ、からｔ２の間に存在する任意の期間で
ある。つまり、制御出力のオフ信号が入力されてから、
静電誘導サイリスタＳＩのゲート引き抜き電流が流れ終
わるまでの期間ｔ、よりも長く、且つ逆電圧を印加する
ためのコンデンサＣ１の充電電圧が静電誘導サイリスタ
ＳＩのオフ状態を保持できなくなる電圧Ｖｍに落ちるま
での期間ｔ２よりも短い期間であり、このｔ、からｔ２
の期間内にスイッチ素子ＳＷ、を短絡させるように制御
する。

スイッチ素子ＳＷｓはオン抵抗が低く、ノイズ等の電流
により発生する電圧が静電誘導サイリスタＳＩのゲート
ターンオン電圧ｖｔｈよりも十分に低くなるようなもの
であり、リレー接点、トランジスタ等、任意の素子を用
いて構わない、また、スイッチ素子ＳＷ２が複数の半導
体スイッチ素子を組み合わせて構成されている場合には
、スイッチ素子ＳＷ２の中の半導体スイッチ素子とスイ
ッチ素子ＳＷコを兼用しても構わない。

なお、第１図では負荷電流をオン／オフする電力用スイ
ッチ素子として静電誘導サイリスタＳＩを例示している
が、ゲートターンオフ形サイリスタ（Ｇ　Ｔ　Ｏ）、バ
’７−Ｍ０３ＦＥＴ、電力用のバイポーラトランジスタ
等であっても構わない。

［作用］ このように、スイッチ素子ＳＷ２と並列にスイッチ素子
ＳＷ、を設けて、制御出力のオフ信号が一定期間ｔ１以
上継続した場合には、オフ信号から一定期間ｔ２以内に
スイッチ素子ＳＷｓを短絡するようにしたため、例えば
リレーノイズ等の外来ノイズ等が印加されても、制御用
の電圧が低く保持されて、静電誘導サイリスタＳＩのゲ
ートターンオン電圧ｖｔｈを越えないため、静電誘導サ
イリスタＳＩがオンせず、誤動作により素子が破損する
ことを防止できるものである。また、静電誘導サイリス
タＳＩがターンオフするときにゲートから引き抜かれる
電流はスイッチ素子ＳＷ２に流れ、静電誘導サイリスタ
ＳＩがターンオフしてからスイッチ素子ＳＷ、が短絡さ
れるものであるから、スイッチ素子ＳＷ、には大きな電
流が流れず、スイッチ素子ＳＷ、は小容量のスイッチ素
子であっても良く、スイッチ素子ＳＷコの低コスト化、
小形化が図れるものである。

［実施例］ 以下、本発明の実施例について説明する。なお、実施例
の説明において、従来例と対応する部分には同一の符号
を付して重複する説明は省略する。

夫１涯１ 第４図は本発明の第１実施鉤の回路図である。

本実施例にあっては、第１図の基本構成におけるスイッ
チ素子ＳＷ、をトランジスタＱコ、Ｑ　４で構成し、ス
イッチ素子ＳＷ２をトランジスタＱ、、Ｑ２で構成し、
スイッチ素子ＳＷ、をトランジスタＱ６で構成したもの
である。制御回路１の出力は抵抗Ｒ１を介してトランジ
スタＱ、のベースに接続されている。トランジスタＱ、
のコレクタは抵抗Ｒ４を介して直流電源Ｅ、の正極側に
接続されると共に、トランジスタＱ４のベースに接続さ
れ、さらに抵抗Ｒ５を介してトランジスタＱ２のベース
に接続されている。トランジス９．Ｑ４のコレクタはト
ランジスタＱ、のコレクタに接続され１．ｌ・ランジス
タＱ４のエミッタはトランジスタＱコのベースに接続さ
れている。トランジスタＱコのベース・エミッタ間には
抵抗Ｒ１゜が並列接続されている。このトランジスタＱ
、のコレクタ・エミッタ間が、第１図の基本構成におけ
るスイッチ素子ＳＷＩに相当する。トランジスタＱ２の
エミッタはトランジスタＱ、のコレクタに接続され、ト
ランジスタＱ２のコレクタはトランジスタＱ１のベース
に接続されている。このトランジスタＱ１のコレクタ・
エミッタ間が、第１図の基本構成におけるスイッチ素子
ＳＷｘに相当する。制御回路１の出力信号によりトラン
ジスタＱ、がオン／オフされることにより、トランジス
タＱ、、Ｑ、、トランジスタＱ、、Ｑ、が交互にオン／
オフし、静電誘導サイリスタＳＩがオン／オフ駆動され
るようになっている。

一方、制御回路１の出力信号をインバータＧ。

で反転し、制御出力が“Ｌｏｗ”レベルのときにダイオ
ードＤ１を介してコンデンサＣ２を充電している。

制御出力が°“Ｈｉｇｈ″レベルのときには、コンデン
サＣ２を抵抗Ｒ６を通して放電させる。コンパレータＣ
Ｐ１はオーブンコレクタ出力形の電圧比較器であり、そ
の出力は抵抗Ｒ９にて直流電源Ｅ１の正極側の電圧にプ
ルアップされている。コンデンサＣ２の電圧が抵抗Ｒ２
とＲ８で設定された基準電圧Ｒｓ−Ｅ　＋／　（Ｒｔ　
＋　Ｒｓ）よりも低いときには、コンパレータＣＰ、の
出力は“Ｈｉｇｈ”レベルとなり、トランジスタＱ、と
並列に接続されたトランジスタＱ６がオンされる。逆に
コンデンサＣ２の電圧が基準電圧ＲＩＥ＋／（Ｒ７＋Ｒ
１）よりも高いときには、コンパレータＣＰ１の出力°
は゛’Ｌｏｗ″レベルとなり、トランジスタＱ６はオフ
される。

コンデンサＣ２と抵抗Ｒ６の値を適当に選定することに
より、制御出力が“Ｈｉｇｈ”レベルと“Ｌｏｗ″レベ
ルの発振出力であるときには、コンデンサＣ２の電圧が
基準電圧Ｒ１Ｅ＋／（Ｒｔ＋Ｒ・）よりも高くなり、コ
ンパレータＣＰ、の出力が“Ｌ　ｏｓ”レベルとなるの
で、トランジスタＱ、がオフとなる。

また、制御出力の“Ｈｉｇｈ”レベル状態が一定期間以
上継続すると、コンデンサＣ３の電荷が抵抗Ｒ。

を通して放電して行き、コンデンサＣ２の電圧が基準電
圧Ｒ１Ｅ＋／（Ｒｔ＋Ｒｓ）よりも低くなったときに、
コンパレータＣＰ、の出力が“Ｈｉｇｈ”レベルとなり
、トランジスタＱ６がオンすることになる。負荷２の状
態等により静電誘導サイリスクＳ■をオフ状態に維持す
るべく、制御出力−を“Ｈｉｇｈ”レベル状態で一定に
した場合には、静電誘導サイリスタＳＩへの制御信号は
コンデンサＣ２と抵抗Ｒｓ　、　Ｒｙ　、　Ｒｓで決ま
る一定時間後にトランジスタＱ６で短絡され、外来ノイ
ズ等が印加されても静電誘導サイリスタＳ■は容易にオ
ンしなくなる。

爽１匠１ 第５図は本発明の第２実施例の回路図である。

本実施例にあっては、第４図の実施例において、トラン
ジスタＱ６の代わりにリレー接点ｒ１を用いた例である
。第１図の基本構成におけるスイッチ素子ＳＷ１をトラ
ンジスタＱ、、Ｑ４で、スイッチ素子ＳＷ２をトランジ
スタＱ　＋　、　Ｑ−で構成し、スイッチ素子ＳＷ３を
リレー接点ｒｌで構成しである０本実施例にあっては、
実施例１におけるトランジスタＱ１のベース・エミッタ
間の抵抗Ｒ１゜を省略し、レベルシフト用のダイオード
Ｄ２をトランジスタＱ、のコレクタとトランジスタＱ、
のベースの間に挿入しである。また、本実施例では実施
例１におけるＰＮＰ型のトランジスタＱ！をＮＰＮ型と
し、抵抗Ｒ１をトランジスタＱ、のエミッタ側に接続し
、トランジスタＱｓのエミッタをトランジスタＱ２のベ
ースに接続しである０本実施例においても、制御回路１
の出力信号によりトランジスタＱ５がオン／オフされる
ことにより、トランジスタＱ　１．　Ｑ　ｔ、トランジ
スタＱ３．Ｑ、が交互にオン／オフし、静電誘導サイリ
スタＳＩがオン／オフ駆動されるようになっている。コ
ンパレータＣＰ１の出力端子と直流電源Ｅ＋の正極側と
の間には、リレーＲｙの励磁コイルが接続されている。

このリレーＲｙには逆起電力バイパス用のダイオードＤ
３が並列接続されている。リレーＲｙの接点ｒ１はトラ
ンジスタＱ１のコレクタ・エミッタ間に並列接続されて
いる。コンパレータＣＰ　＋の動作については、第４図
に示す実施例１と同様であるが、基準電圧がコンパレー
タＣＰ１のプラス側入力端子ではなくマイナス側入力端
子に印加されているので、コンデンサＣ２の電圧が基準
電圧Ｒ１・Ｅ　＋　／　（Ｒｔ　＋　Ｒｓ　）よりも低
くなったときに、コンパレータＣＰ１の出力が°’Ｌｏ
ｗ”レベルとなり、リレーＲｙが動作して、トランジス
タＱ、と並列に接続された接点「１が閉じるようになっ
ている。

夫１匠１ 第６図は本発明の第３実施例の回路図である。

本実施例にあっては、第１図の基本構成におけるスイッ
チ素子ＳＷ１をトランジスタＱコ、Ｑ、で、スイッチ素
子ＳＷ２をトランジスタＱ、、Ｑ。で構成し、スイッチ
素子ＳＷ３をトランジスタＱ、で兼用した例である。制
御出力によりトランジスタＱ、がオン／オフされ、トラ
ンジスタＱ、、Ｑ、とトランジスタＱ、、Ｑ、が交互に
オン／オフされ、静電誘導サイリスタＳ、Ｉがオン／オ
フするようになっている。コンパレータＣＰ、の動作に
ついては第５図に示した実施例２と同様であり、コンデ
ンサｃ２の電圧が基準電圧Ｒ８・Ｅｌ（Ｒｔ＋Ｒｓ）よ
りも低くなると、コンパレータＣＰｌの出力が’Ｌｏｗ
”レベルとなり、抵抗Ｒ１１の両端電圧が上昇して、ト
ランジスタＱ、にベース電流が流れ、トランジスタＱ、
がオンして、抵抗Ｒ１２を介してトランジスタＱ、のベ
ースに十分な電流を供給し、トランジスタＱ、が飽和領
域に達して完全にオンするようになっている。逆にコン
デンサＣ２の電圧が基準電圧Ｒ１・Ｅｌ／（Ｒ４＋Ｒ・
）よりも高いときは、コンパレータＣＰ　ｔの出力が“
Ｈｉｇｈ”レベルとなり、トランジスタＱ、がオフされ
て、トランジスタＱ１の°ベース電流はトランジスタＱ
２により供給される。

したがって、制御出力が“Ｈｉｇｈ”レベルで一定とな
ったときには、コンデンサＣ２と抵抗Ｒ，，Ｒ，。

Ｒ１で決まる一定時間後に、コンパレータＣＰ１の出力
が“Ｌｏ−”レベルになり、トランジスタＱ、からトラ
ンジスタＱ１にベース電流が供給され、トランジスタＱ
、が完全なオン状態となるなめ、静電誘導サイリスタＳ
Ｉへの制御信号は実質的に短絡され、外来ノイズ等が印
加されても静電誘導サイリスタＳＩは容易にはオンしな
い。

［発明の効果］ 本発明にあっては、上述のように、電力用スイッチ素子
に負方向のゲート電流が流れた後、電力用スイッチ素子
の制御電極間を実質的に短絡するスイッチ素子を設けた
から、電力用スイッチ素子の主電極間に電圧を印加した
状態で、電力用スイッチ素子をオフ状態に維持するとき
に、外来ノイズ等が発生しても電力用スイッチ素子が誤
点弧されるおそれがなく、電力用スイッチ素子が破損す
ることを防止できるという効果がある。

【図面の簡単な説明】

第１図は本発明の基本構成を示す回路図、第２図（ａ）
乃至（ｆ）は同上に用いるスイッチ素子の回路図、第３
図は本発明の動作波形図、第４図は本発明の第１実施例
の回路図、第５図は本発明の第２実施例の回路図、第６
図は本発明の第３実施例の回路図、第７図は従来例の回
路図、第８図は他の従来例の回路図、第９図は同上の動
作波形図、第１０図はさらに他の従来例の回路図、第１
１図は同上の動作波形図である。 ＳＩは静電誘導サイリスタ、ＳＷ、はスイッチ素子、Ｒ
２は直流電源、２は負荷である。

Claims (1)

【特許請求の範囲】
1. （１）正方向の制御電流でターンオンされ負方向の制御
   電流でターンオフされる電力用スイッチ素子と、直流電
   源と負荷とよりなる閉回路を有し、電力用スイッチ素子
   をオン、オフさせて負荷への供給電力を制御する回路に
   おいて、電力用スイッチ素子に負方向の制御電流が流れ
   た後、電力用スイッチ素子の制御電極間を実質的に短絡
   させるスイッチ素子を設けたことを特徴とする電力用ス
   イッチ素子の駆動回路。