JPS61230517A - パワートランジスタのスイツチング制御回路 - Google Patents
パワートランジスタのスイツチング制御回路Info
- Publication number
- JPS61230517A JPS61230517A JP61075403A JP7540386A JPS61230517A JP S61230517 A JPS61230517 A JP S61230517A JP 61075403 A JP61075403 A JP 61075403A JP 7540386 A JP7540386 A JP 7540386A JP S61230517 A JPS61230517 A JP S61230517A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- power transistor
- switch
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は高周波例えばｌＯ〜１００ＫＨｚの範囲のパワ
ートランジスタのスイッチング制御に係る。
ートランジスタのスイッチング制御に係る。
従来技術の概要
スイッチング命令信号Ｓ（第１図）がパワートランジス
タを第１状態即ちパワートランジスタが遮断されている
オフ状態から第２状態即ちパワートランジスタが導通し
ているオン状態に切り換える機能を有するとき、１つの
状態から別の状態に高速スイッチングしたい場合には、
トランジスタのベース電流１ｂが第２図の如き挙動を示
す必要があることは公知である。第２図に示す如くトラ
ンジスタを導通させるときはベース電流１ｂが第１の極
性を有する必要がある。従来の習慣に従ってトランジス
タを導通させる電流を以後圧のベース電流と指称する。
タを第１状態即ちパワートランジスタが遮断されている
オフ状態から第２状態即ちパワートランジスタが導通し
ているオン状態に切り換える機能を有するとき、１つの
状態から別の状態に高速スイッチングしたい場合には、
トランジスタのベース電流１ｂが第２図の如き挙動を示
す必要があることは公知である。第２図に示す如くトラ
ンジスタを導通させるときはベース電流１ｂが第１の極
性を有する必要がある。従来の習慣に従ってトランジス
タを導通させる電流を以後圧のベース電流と指称する。
これはＮＰＮパワートランジスタのベースに入る電流に
対応する。信号Ｓがオン状態からオフ状態に切り換えら
れるときベース電流１ｂを０にするだけでは十分でなく
逆の極性の電流を（従来の習慣に従って以後質のベース
電流と指称する）先ずベースから引き出す必要がある。
対応する。信号Ｓがオン状態からオフ状態に切り換えら
れるときベース電流１ｂを０にするだけでは十分でなく
逆の極性の電流を（従来の習慣に従って以後質のベース
電流と指称する）先ずベースから引き出す必要がある。
トランジスタの導通状態から遮断状態への高速スイッチ
ングを確保したい場合にはこの負電流が絶対に必要であ
る。即ち負のベース電流だけが導通期間中にトランジス
タのベースに蓄積される電荷をかなり迅速に除去し得る
。負のベース電流は遮断命令後の期間ｔｓ（電荷放出時
間）中は実質的に一定であり次の期間ｔｆ（立ち上がり
時間）中に０に戻る。ベース電流に上記の如き全体挙動
又は傾向を与えるには反対極性の２つの給電ソースが必
要なことが理解されよう。これは明らかな欠点である。
ングを確保したい場合にはこの負電流が絶対に必要であ
る。即ち負のベース電流だけが導通期間中にトランジス
タのベースに蓄積される電荷をかなり迅速に除去し得る
。負のベース電流は遮断命令後の期間ｔｓ（電荷放出時
間）中は実質的に一定であり次の期間ｔｆ（立ち上がり
時間）中に０に戻る。ベース電流に上記の如き全体挙動
又は傾向を与えるには反対極性の２つの給電ソースが必
要なことが理解されよう。これは明らかな欠点である。
従って、負の給電ソースを要せずに負のベース電流を供
給し得る回路を構成するための研究が続けられてきた。
給し得る回路を構成するための研究が続けられてきた。
このためにはトランジスタの導通期間中にエネルギを蓄
積しトランジスタの遮断命令が開始したときに該エネル
ギを負のベース電流の形態で放出するコンデンサまたは
インダクタンスが一般に使用される。
積しトランジスタの遮断命令が開始したときに該エネル
ギを負のベース電流の形態で放出するコンデンサまたは
インダクタンスが一般に使用される。
しかし乍ら、これまでに構成された回路の多くは重大な
欠点をもつ。即ち回路が適切に動作するにはコンデンサ
またはインダクタンスが導通期間中に十分なエネルギを
蓄積する時間をもたなければならない。このため導通期
間の最小値を余り小さくすることができない。
欠点をもつ。即ち回路が適切に動作するにはコンデンサ
またはインダクタンスが導通期間中に十分なエネルギを
蓄積する時間をもたなければならない。このため導通期
間の最小値を余り小さくすることができない。
従って、スイッチング周期が短いとき（高周波動作）、
導通期間がスイッチング周期の極めて大きい部分を占め
、このため回路が小さい導通サイクル比で動作できない
。即ち導通期間とスイッチング周期との比を小さくする
ことができない。
導通期間がスイッチング周期の極めて大きい部分を占め
、このため回路が小さい導通サイクル比で動作できない
。即ち導通期間とスイッチング周期との比を小さくする
ことができない。
発明の要約
本発明は極めて簡単で少数の構成素子だけを使用し上記
の欠点を是正し得るパワートランジスタの導通及び遮断
用の新規な制御回路を提供する。
の欠点を是正し得るパワートランジスタの導通及び遮断
用の新規な制御回路を提供する。
本発明の回路は公知の技術の回路と同様に、導通回路と
遮断回路とに接続された制御人力を有する。導通回路は
制御入力の状態に従って正又は零のベース電流をパワー
トランジスタに送出し、遮断回路は制御入力に遮断命令
を受信すると先ず負のベース電流を送出し次に零のベー
ス電流を送出する。
遮断回路とに接続された制御人力を有する。導通回路は
制御入力の状態に従って正又は零のベース電流をパワー
トランジスタに送出し、遮断回路は制御入力に遮断命令
を受信すると先ず負のベース電流を送出し次に零のベー
ス電流を送出する。
更に、本発明の遮断回路は以下の素子、即ち、負のベー
ス電流を発生させるに必要なエネルギを蓄積するコンデ
ンサと、パワートランジスタの導通期間中及び遮断期間
中にコンデンサに充電する手段と、パワートランジスタ
のベースにコンデンサ放電回路を成立させ負のベース電
流に対応して閉鎖することによって該放電回路に電流を
流出させる制御スイッチと、スイッチの一時的閉鎖を制
御する回路とを含んでおり、該制御回路は制御入力に遮
断命令を受信すると直ちにスイッチの閉鎖を制御してパ
ワートランジスタの電荷放出時間のオーダの所定の短時
間の間だけスイッチの閉鎖を維持する。
ス電流を発生させるに必要なエネルギを蓄積するコンデ
ンサと、パワートランジスタの導通期間中及び遮断期間
中にコンデンサに充電する手段と、パワートランジスタ
のベースにコンデンサ放電回路を成立させ負のベース電
流に対応して閉鎖することによって該放電回路に電流を
流出させる制御スイッチと、スイッチの一時的閉鎖を制
御する回路とを含んでおり、該制御回路は制御入力に遮
断命令を受信すると直ちにスイッチの閉鎖を制御してパ
ワートランジスタの電荷放出時間のオーダの所定の短時
間の間だけスイッチの閉鎖を維持する。
本発明の好適具体例によれば、コンデンサは、一方で充
電手段に接続され他方でスイッチングトランジスタのエ
ミッターコレクタ回路に接続された第１プレートと、ス
イッチングトランジスタの遮断期間中充電手段によるコ
ンデンサの充電が維持される方向に配向された第１ダイ
オードに接続された第２プレートとを含む。第２ダイオ
ードはパワートランジスタのベースとコンデンサの第２
プレートとの間に接続されており、パワートランジスタ
のベースと第２ダイオードとコンデンサとスイッチング
トランジスタ（該トランジスタが遮断状態のとき）とか
ら形成された放電回路に負のベース電流を通過させる方
向に配向されている。最後に、スイッチの一時的閉鎖を
制御する回路は、少なくとも１つの抵抗と容量との直列
アセンブリを含んでおり、該アセンブリは入力にパワー
トランジスタの遮断制御信号を受信すると容量が充電用
電流を受信するように制御入力に接続された直列ＲＣネ
ットワークを形成する。直列ＲＣアセンブリは更に、ス
イッチングトランジスタの制御端子に接続されており、
一方ではパワートランジスタの遮断制御信号を受信した
ときに瞬時にスイッチングトランジスタを導通させる信
号を発信し、他方では同時にＲＣネットワークの容量に
充電用電流の供給を開始し、最後にＲＣネットワークの
コンデンサの充電時定数で決定される時間の経過後にス
イッチングトランジスタの導通を遮断する。該時間はパ
ワートランジスタの電荷放出時間のオーダである。 本
発明の別の特徴及び利点は添付図面に基く以下の詳細な
記載より更に十分に理解されよう。
電手段に接続され他方でスイッチングトランジスタのエ
ミッターコレクタ回路に接続された第１プレートと、ス
イッチングトランジスタの遮断期間中充電手段によるコ
ンデンサの充電が維持される方向に配向された第１ダイ
オードに接続された第２プレートとを含む。第２ダイオ
ードはパワートランジスタのベースとコンデンサの第２
プレートとの間に接続されており、パワートランジスタ
のベースと第２ダイオードとコンデンサとスイッチング
トランジスタ（該トランジスタが遮断状態のとき）とか
ら形成された放電回路に負のベース電流を通過させる方
向に配向されている。最後に、スイッチの一時的閉鎖を
制御する回路は、少なくとも１つの抵抗と容量との直列
アセンブリを含んでおり、該アセンブリは入力にパワー
トランジスタの遮断制御信号を受信すると容量が充電用
電流を受信するように制御入力に接続された直列ＲＣネ
ットワークを形成する。直列ＲＣアセンブリは更に、ス
イッチングトランジスタの制御端子に接続されており、
一方ではパワートランジスタの遮断制御信号を受信した
ときに瞬時にスイッチングトランジスタを導通させる信
号を発信し、他方では同時にＲＣネットワークの容量に
充電用電流の供給を開始し、最後にＲＣネットワークの
コンデンサの充電時定数で決定される時間の経過後にス
イッチングトランジスタの導通を遮断する。該時間はパ
ワートランジスタの電荷放出時間のオーダである。 本
発明の別の特徴及び利点は添付図面に基く以下の詳細な
記載より更に十分に理解されよう。
第３図は本発明の回路の好適具体例を示す。
パワートランジスタは参照符号Ｔｐで示される。
回路の制御人力はＥで示される。回路全体は２つの給電
端子Ａ及びＢによって給電される。１つの端子（Ｂ）は
アースに接続されも；）１つの端子（Ａ）は正電位Ｖａ
に接続され得る。
端子Ａ及びＢによって給電される。１つの端子（Ｂ）は
アースに接続されも；）１つの端子（Ａ）は正電位Ｖａ
に接続され得る。
トランジスタＴｐは、コレクタと正の給電電位即ち電位
Ｖａとの間に接続された負荷りに電流を通過せしめるか
または遮断する。トランジスタＴｐのエミッタは好まし
くはアースＢに接続されている。
Ｖａとの間に接続された負荷りに電流を通過せしめるか
または遮断する。トランジスタＴｐのエミッタは好まし
くはアースＢに接続されている。
正のベース電流を供給するために導通回路を配設する。
負のベース電流を供給するために遮断回路を配設する。
これら２つの回路は入力Ｅに接続されており、入力Ｅが
これら回路を制御する。
これら回路を制御する。
導通回路はＰＮＰ ）ランジスタＴ１を含む。トランジ
スタＴＩのエミッタは端子Ａに接続されコレクタは抵抗
Ｒ１を介してトランジスタＴｐのベースに接続されてい
る。トランジスタＴ１のベースは端子ＡとＥとの間に接
続された除算ブリッジＲ２とＲ３と′の中点に接続され
ている。入力Ｅの電圧レベルが低い（トランジスタＴｐ
の導通命令）か高い（遮断命令）かに従ってトランジス
タＴｐのベースを電流が通過したり遮断されたりする。
スタＴＩのエミッタは端子Ａに接続されコレクタは抵抗
Ｒ１を介してトランジスタＴｐのベースに接続されてい
る。トランジスタＴ１のベースは端子ＡとＥとの間に接
続された除算ブリッジＲ２とＲ３と′の中点に接続され
ている。入力Ｅの電圧レベルが低い（トランジスタＴｐ
の導通命令）か高い（遮断命令）かに従ってトランジス
タＴｐのベースを電流が通過したり遮断されたりする。
従って導通回路は極めて簡単であり、端子Ａとトランジ
スタＴｐのベースとの間に接続された簡単な電流ソース
の如き別の変形回路によって置換されてもよい。この電
流源は端子Ｅによって制御される。
スタＴｐのベースとの間に接続された簡単な電流ソース
の如き別の変形回路によって置換されてもよい。この電
流源は端子Ｅによって制御される。
遮断制御回路は第３図に示す別の素子、即ち、トランジ
スタＴｐの遮断期間の始点での電荷の放出を確保する負
のベース電流を発生させるに必要なエネルギを蓄積すべ
く機能するコンデンサＣＩと、コンデンサＣ１に充電す
べく機能する抵抗Ｒ４とダイオードＤＩと、ＩＩＰＮ
トランジスタＴ２から成り閉鎖したときにコンデンサＣ
Ｉの放電回路を成立させるスイッチと、２つの抵抗Ｒ５
，Ｒ６と容量Ｃ２とを含むスイッチ制御回路と、最後に
ベースとコンデンサＣ１との間に接続されており後述す
る複数の機能を有するダイオードＤ２とを含む。
スタＴｐの遮断期間の始点での電荷の放出を確保する負
のベース電流を発生させるに必要なエネルギを蓄積すべ
く機能するコンデンサＣＩと、コンデンサＣ１に充電す
べく機能する抵抗Ｒ４とダイオードＤＩと、ＩＩＰＮ
トランジスタＴ２から成り閉鎖したときにコンデンサＣ
Ｉの放電回路を成立させるスイッチと、２つの抵抗Ｒ５
，Ｒ６と容量Ｃ２とを含むスイッチ制御回路と、最後に
ベースとコンデンサＣ１との間に接続されており後述す
る複数の機能を有するダイオードＤ２とを含む。
より詳細には回路の種々の素子が以下の如く接続されて
いる。ダイオードＤ１とＤ２とはトランジスタＴｐのベ
ースと端子Ｂとの間で直列である（また同じ極性をもつ
）。これらダイオード間の接合点はコンデンサＣ１のプ
レートに接続されている。このコンデンサの別のプレー
トは抵抗Ｒ４を介して端子Ａに接続されており更にスイ
ッチングトランジスタＴ２のコレクタに接続されている
。トランジスタＴ２のエミッタは端子Ｂに接続されてい
る。トランジスタＴ２のベースは容量Ｃ２の端子と抵抗
Ｒ５の端子とに接続されている。抵抗Ｒ５の別の端子は
アースＢに接続されている。容１１ｃ２の別の端子は抵
抗Ｒ６を介して制御人力Ｅに接続されている。
いる。ダイオードＤ１とＤ２とはトランジスタＴｐのベ
ースと端子Ｂとの間で直列である（また同じ極性をもつ
）。これらダイオード間の接合点はコンデンサＣ１のプ
レートに接続されている。このコンデンサの別のプレー
トは抵抗Ｒ４を介して端子Ａに接続されており更にスイ
ッチングトランジスタＴ２のコレクタに接続されている
。トランジスタＴ２のエミッタは端子Ｂに接続されてい
る。トランジスタＴ２のベースは容量Ｃ２の端子と抵抗
Ｒ５の端子とに接続されている。抵抗Ｒ５の別の端子は
アースＢに接続されている。容１１ｃ２の別の端子は抵
抗Ｒ６を介して制御人力Ｅに接続されている。
回路は以下の如く動作する。回路を導通させるには人力
を低電位にする。これにより一方でトランジスタＴ１が
導通しパワートランジスタ７ｐに正のベース電流が供給
されこのトランジスタが導通を開始する。また他方で（
トランジスタＴｐの電荷放出期間のオーダの）短い時定
数（Ｒ５＋Ｒ６）Ｃで抵抗Ｒ５とＲ６とを介して容量Ｃ
２が放電する。また、抵抗Ｒ５及びＲ６に並列に１つま
たは２つのダイオードを更に配設すると容量Ｃ２の放電
期間をより短い時間に短縮し得る。ダイオードは、人力
Ｅが低電位になると容量Ｃ２の電荷が放出されるように
接続されている。この期間中、コンデンサＣＩが充電さ
れるか、又は、より正確に言えば導通信号以前にコンデ
ンサＣＩの充電が既に開始されているときにはコンデン
サＣ１の充電が継続される。導通サイクル比が１に極め
て近い値の場合を除いて後者のケースが多い。コンデン
サＣ１は抵抗Ｒ４とダイオードＤＩとを介して充電され
る。
を低電位にする。これにより一方でトランジスタＴ１が
導通しパワートランジスタ７ｐに正のベース電流が供給
されこのトランジスタが導通を開始する。また他方で（
トランジスタＴｐの電荷放出期間のオーダの）短い時定
数（Ｒ５＋Ｒ６）Ｃで抵抗Ｒ５とＲ６とを介して容量Ｃ
２が放電する。また、抵抗Ｒ５及びＲ６に並列に１つま
たは２つのダイオードを更に配設すると容量Ｃ２の放電
期間をより短い時間に短縮し得る。ダイオードは、人力
Ｅが低電位になると容量Ｃ２の電荷が放出されるように
接続されている。この期間中、コンデンサＣＩが充電さ
れるか、又は、より正確に言えば導通信号以前にコンデ
ンサＣＩの充電が既に開始されているときにはコンデン
サＣ１の充電が継続される。導通サイクル比が１に極め
て近い値の場合を除いて後者のケースが多い。コンデン
サＣ１は抵抗Ｒ４とダイオードＤＩとを介して充電され
る。
トランジスタＴＩ）を遮断するためには入力Ｅを高電位
にする。この結果トランジスタＴＩは直ちに遮断され従
って正のベース電流が遮断される。更に、高電位レベル
はトランジスタＴ２を直ちに導通状態にバイアスさせる
べく機能し、抵抗Ｒ５及びＲ６の比はトランジスタＴ２
のベースに印加された電圧が端子ＡとＥとの間に存在す
る電位の十分な部分になるように選択されている。これ
に関しては容量Ｃ２が先ず放電されることを想起すると
よい。この場合、トランジスタＴ２はほぼ短絡しコンデ
ンサＣ１の放電回路を成立させる。トランジスタＴ１は
遮断され且つダイオードＤＩがコンデンサＣ１を充電さ
せるが放電させない方向に配向されているので、放電電
流はダイオードＤ２からのみ送出され負のベース電流の
形状でトランジスタＴｐのベースに供給される。
にする。この結果トランジスタＴＩは直ちに遮断され従
って正のベース電流が遮断される。更に、高電位レベル
はトランジスタＴ２を直ちに導通状態にバイアスさせる
べく機能し、抵抗Ｒ５及びＲ６の比はトランジスタＴ２
のベースに印加された電圧が端子ＡとＥとの間に存在す
る電位の十分な部分になるように選択されている。これ
に関しては容量Ｃ２が先ず放電されることを想起すると
よい。この場合、トランジスタＴ２はほぼ短絡しコンデ
ンサＣ１の放電回路を成立させる。トランジスタＴ１は
遮断され且つダイオードＤＩがコンデンサＣ１を充電さ
せるが放電させない方向に配向されているので、放電電
流はダイオードＤ２からのみ送出され負のベース電流の
形状でトランジスタＴｐのベースに供給される。
従ってコンデンサＣ１が放電し７トランジスタのベース
に蓄積された電荷の流出が生じる間に容量Ｃ２は抵抗Ｒ
６を介して充電される。コンデンサの充電時定数と人力
Ｅに印加された高電位の値とに依存する所定時間の経過
後にトランジスタＴ２のベースは導通状態を維持するに
十分な電流を最早受容しない。従ってトランジスタＴ２
は（次第に）遮断され負のベース電流は漸減しつつ完全
に消滅する。
に蓄積された電荷の流出が生じる間に容量Ｃ２は抵抗Ｒ
６を介して充電される。コンデンサの充電時定数と人力
Ｅに印加された高電位の値とに依存する所定時間の経過
後にトランジスタＴ２のベースは導通状態を維持するに
十分な電流を最早受容しない。従ってトランジスタＴ２
は（次第に）遮断され負のベース電流は漸減しつつ完全
に消滅する。
（抵抗Ｒ５とトランジスタＴ２のベース−エミッタ接合
の並列アセンブリと抵抗Ｒ６とを介した）容量Ｃ２の充
電時定数は、ｔｓまたはｔＳ＋ ｔｆ（第２図）のオー
ダの時間の経過後にトランジスタＴ２の導通の中止即ち
負のベース電流の、消滅が生じるように選択されている
。時定数がｔｓ＋ｔｒの上限値にできるだけ近い値であ
るのが好ましい。該上限値は数マイクロ秒のオーダであ
る。
の並列アセンブリと抵抗Ｒ６とを介した）容量Ｃ２の充
電時定数は、ｔｓまたはｔＳ＋ ｔｆ（第２図）のオー
ダの時間の経過後にトランジスタＴ２の導通の中止即ち
負のベース電流の、消滅が生じるように選択されている
。時定数がｔｓ＋ｔｒの上限値にできるだけ近い値であ
るのが好ましい。該上限値は数マイクロ秒のオーダであ
る。
所与のトランジスタが正常条件でスイッチングされると
想定すると安全のためにｔｓ＋ｔｒより実質的に大きい
時定数が選択されるであろう。適当な値は２（ｔｓ＋
ｔｆ）である。
想定すると安全のためにｔｓ＋ｔｒより実質的に大きい
時定数が選択されるであろう。適当な値は２（ｔｓ＋
ｔｆ）である。
トランジスタＴ２が遮断されると直ちに、即ちスイッチ
ング期間に比較して極めて短い時間の経過後にコンデン
サＣｔが抵抗Ｒ４とダイオードＤＩとを介して再度充電
され始める。
ング期間に比較して極めて短い時間の経過後にコンデン
サＣｔが抵抗Ｒ４とダイオードＤＩとを介して再度充電
され始める。
注目すべき重要な点は、パワートランジスタＴｐが遮断
されている間にもコンデンサｃ１が再充電されることで
ある。コンデンサＣ１の充電は更に、遮断期間の残りの
時間と後続の導通期間との間を通じて持続する。
されている間にもコンデンサｃ１が再充電されることで
ある。コンデンサＣ１の充電は更に、遮断期間の残りの
時間と後続の導通期間との間を通じて持続する。
該回路のダイオード２は以下の３つの機能を果たす。
遮断期間の大部分中（即ちベース電流が負である過渡的
位相の経過後）にダイオードＤ２はコンデン１Ｃ１の充
電の結果として正のベース電流がトランジスタＴｐのベ
ースに印加されることを阻止する（コンデンサＣ１とベ
ースとの間に直接結線が存在するときコンデンサＣ１の
充電用電流はトランジスタＴｐのベースを通り遮断位相
の該トランジスタを導通させるであろう）。
位相の経過後）にダイオードＤ２はコンデン１Ｃ１の充
電の結果として正のベース電流がトランジスタＴｐのベ
ースに印加されることを阻止する（コンデンサＣ１とベ
ースとの間に直接結線が存在するときコンデンサＣ１の
充電用電流はトランジスタＴｐのベースを通り遮断位相
の該トランジスタを導通させるであろう）。
負のベース電流を発生させる位相中はダイオードＤ２が
その配向によって負の電流を通過せしめる。
その配向によって負の電流を通過せしめる。
最後に導通位相中は、ダイオードＤ２がダイオードＤＩ
に補助されてトランジスタＴｐのベースとエミッタとの
間に十分なバイアス電圧（２つの順方向ダイオードの電
圧降下）を存在させる。
に補助されてトランジスタＴｐのベースとエミッタとの
間に十分なバイアス電圧（２つの順方向ダイオードの電
圧降下）を存在させる。
第４図は遮断期間中にパワートランジスタのベースがエ
ミッタに対して負にバイアスされる変形具体例を示す。
ミッタに対して負にバイアスされる変形具体例を示す。
これは特に複数のトランジスタがブリッジとして装着さ
れる場合に使用される。
れる場合に使用される。
第３図との主な違いは、端子Ｂが給電端子を形成せず単
に回路の分岐点を形成していることである。給電端子は
端子りであり、（図示の例では）１つの抵抗と２つのダ
イオードと１つのコンデンサとが付加されている。より
詳細には、抵抗Ｒ７がベースを第２の給電端子りに接続
している。抵抗Ｒ８が端子Ａを分岐点Ｂに接続している
。２つの直列ダイオードＤ３及びＤ４は分岐点Ｂ（アノ
ード側）を端子Ｄ（カソード側）に接続しておりコンデ
ンサＣ３が端子ＢとＤとの間でダイオードＤ３及びＤ４
に並列に接続されている。抵抗Ｒ８によって充電される
コンデンサＣ３は端子ＢとＤとの間に、ダイオードによ
って約１．３Ｖの値に制限された一定の電位差を維持す
る。この電位差は抵抗Ｒ７を介してトランジスタＴｐの
ベース−エミッタ接合に印加されこのときベース電位は
エミッタ電位に対して負である。
に回路の分岐点を形成していることである。給電端子は
端子りであり、（図示の例では）１つの抵抗と２つのダ
イオードと１つのコンデンサとが付加されている。より
詳細には、抵抗Ｒ７がベースを第２の給電端子りに接続
している。抵抗Ｒ８が端子Ａを分岐点Ｂに接続している
。２つの直列ダイオードＤ３及びＤ４は分岐点Ｂ（アノ
ード側）を端子Ｄ（カソード側）に接続しておりコンデ
ンサＣ３が端子ＢとＤとの間でダイオードＤ３及びＤ４
に並列に接続されている。抵抗Ｒ８によって充電される
コンデンサＣ３は端子ＢとＤとの間に、ダイオードによ
って約１．３Ｖの値に制限された一定の電位差を維持す
る。この電位差は抵抗Ｒ７を介してトランジスタＴｐの
ベース−エミッタ接合に印加されこのときベース電位は
エミッタ電位に対して負である。
本発明の範囲及び要旨に逸脱することなく回路の別の変
形も可能である。特に、トランジスタＴ２のベース制御
用回路は、上記の機能を確保する限り、即ち人力Ｅに供
給された信号の遷移状態で直ちにトランジスタＴ２を導
通状態にバイアスし続いて、短い時間であるがパワート
ランジスタＴｐの電荷放出を確保するに十分な時間の経
過後にトランジスタＴ２を遮断する限り、異なる構造に
構成されてもよい。
形も可能である。特に、トランジスタＴ２のベース制御
用回路は、上記の機能を確保する限り、即ち人力Ｅに供
給された信号の遷移状態で直ちにトランジスタＴ２を導
通状態にバイアスし続いて、短い時間であるがパワート
ランジスタＴｐの電荷放出を確保するに十分な時間の経
過後にトランジスタＴ２を遮断する限り、異なる構造に
構成されてもよい。
更に、導通用ｒｏｎＪ信号として低電位レベルを選択し
遮断用「ｏｒｒ」信号として高電位を選択することも１
つの例に過ぎないことを理解されたい。
遮断用「ｏｒｒ」信号として高電位を選択することも１
つの例に過ぎないことを理解されたい。
第１図及び第２図はパワートランジスタの制御回路の入
力に供給される制御信号及びその結果得られるベース電
流のタイミングチャート図、第３図は本発明の好適具体
例の説明図、第４図は変形具体例である。 Ｔｐ・・・パワートランジスタ、Ｔ１．Ｔ２・・・スイ
ッチングトランジスタ、Ｃ１・・・・・・コンデンサ、
Ｃ２・旧・・容量、Ｄｉ、Ｃ２・・・・・・ダイオード
、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５・・・・・・抵抗、Ｅ
・・・・・・制御入力。
力に供給される制御信号及びその結果得られるベース電
流のタイミングチャート図、第３図は本発明の好適具体
例の説明図、第４図は変形具体例である。 Ｔｐ・・・パワートランジスタ、Ｔ１．Ｔ２・・・スイ
ッチングトランジスタ、Ｃ１・・・・・・コンデンサ、
Ｃ２・旧・・容量、Ｄｉ、Ｃ２・・・・・・ダイオード
、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５・・・・・・抵抗、Ｅ
・・・・・・制御入力。
Claims (5)
- （１）導通用回路と遮断用回路とに接続された制御入力
を有しており、前記導通用回路が入力のレベルに従って
パワートランジスタに正又は零のベース電流を送出し、
前記遮断用回路が制御入力に遮断命令を受信すると先ず
負のベース電流を送出し次に零のベース電流を送出する
パワートランジスタのスイッチング制御回路であって、
前記導通用回路が、負のベース電流を発生させるに必要
なエネルギを蓄積するコンデンサと、パワートランジス
タの導通期間中及び遮断期間中にコンデンサを充電する
手段と、スイッチの閉鎖中に負方向のベース電流を発生
させてパワートランジスタのベースにコンデンサ放電回
路を成立させる制御スイッチと、スイッチの一時的閉鎖
を制御する回路とを含んでおり、該制御回路は制御入力
に遮断命令を受信すると直ちにスイッチ閉鎖を実行しパ
ワートランジスタの電荷放出に必要な時間のオーダの短
い所定時間スイッチの閉鎖を維持することを特徴とする
パワートランジスタのスイッチング制御回路。 - （２）前記コンデンサが、スイッチの開放中にコンデン
サを充電させる方向に配向された第１ダイオードに接続
されたプレートを有することを特徴とする特許請求の範
囲第１項に記載のパワートランジスタのスイッチング制
御回路。 - （３）第２ダイオードが前記プレートとパワートランジ
スタのベースとの間に配置されており、該第２ダイオー
ドはパワートランジスタのベースと第２ダイオードとコ
ンデンサとスイッチとから形成された放電回路に負のベ
ース電流を通過せしめる方向に配向されていることを特
徴とする特許請求の範囲第２項に記載のパワートランジ
スタのスイッチング制御回路。 - （４）スイッチの制御回路が、制御入力と給電端子との
間に接続され更にスイッチの制御端子に接続された少な
くとも１つの抵抗と１つの容量との直列アセンブリを含
んでおり、前記スイッチは制御入力に遮断命令を受信す
ると瞬時に閉鎖されること、及び、遮断命令の受信によ
って開始された容量の充電がスイッチの開放に対応する
値に到達するまでスイッチの閉鎖が維持されており、容
量の充電時定数はスイッチの閉鎖持続時間がパワートラ
ンジスタの電荷放出に必要な時間のオーダとなるように
選択されていることを特徴とする特許請求の範囲第１項
から第３項のいずれかに記載のパワートランジスタのス
イッチング制御回路。 - （５）前記スイッチがトランジスタであり、前記トラン
ジスタのエミッターコレクタ回路がコンデンサと第１ダ
イオードとの直列アセンブリに並列に接続されているこ
とを特徴とする特許請求の範囲第１項から第４項のいず
れかに記載のパワートランジスタのスイッチング制御回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8505010A FR2579844B1 (fr) | 1985-04-02 | 1985-04-02 | Circuit de commande de base de transistor fonctionnant a frequence elevee |
| FR8505010 | 1985-04-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230517A true JPS61230517A (ja) | 1986-10-14 |
| JP2575117B2 JP2575117B2 (ja) | 1997-01-22 |
Family
ID=9317867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61075403A Expired - Lifetime JP2575117B2 (ja) | 1985-04-02 | 1986-04-01 | パワートランジスタのスイツチング制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4764686A (ja) |
| EP (1) | EP0200600B1 (ja) |
| JP (1) | JP2575117B2 (ja) |
| DE (1) | DE3668107D1 (ja) |
| FR (1) | FR2579844B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4728817A (en) * | 1987-02-09 | 1988-03-01 | Westinghouse Electric Corp. | Power transistor drive circuit |
| FR2614153B1 (fr) * | 1987-04-17 | 1994-03-04 | Thomson Csf | Dispositif de commande d'interrupteur a semiconducteur |
| DE3732790A1 (de) * | 1987-09-29 | 1989-04-13 | Thomson Brandt Gmbh | Schaltnetzteil |
| US5036218A (en) * | 1990-03-21 | 1991-07-30 | International Business Machines Corporation | Antisaturation circuit |
| US7295199B2 (en) * | 2003-08-25 | 2007-11-13 | Motorola Inc | Matrix display having addressable display elements and methods |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51156743U (ja) * | 1975-06-09 | 1976-12-14 | ||
| JPS5668340U (ja) * | 1979-10-30 | 1981-06-06 | ||
| JPS6028484U (ja) * | 1983-07-29 | 1985-02-26 | 富士電気化学株式会社 | 並列制御式チョッパ−回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3300072A (en) * | 1965-10-21 | 1967-01-24 | Hoosier Crown Corp | Sealing of crown cap bottles |
| US3569742A (en) * | 1968-08-23 | 1971-03-09 | Gen Precision Systems Inc | Transistor switching circuit |
| US3787738A (en) * | 1972-09-28 | 1974-01-22 | Us Army | Pulse producing circuit |
| US4032834A (en) * | 1972-10-24 | 1977-06-28 | Danfoss A/S | Method for triggering a controlled rectifier and for keeping it conductive and a generator for that purpose |
| DE2644507C3 (de) * | 1976-10-01 | 1984-07-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Aussteuerung eines im Sättigungszustand betriebenen Transistors und Vorrichtung zur Durchführung des Verfahrens |
| US4234805A (en) * | 1978-03-15 | 1980-11-18 | Evc, Inc. | Circuit and method for paralleling power transistors |
| DE3040365A1 (de) * | 1980-10-25 | 1982-05-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Steuerschaltung zum schnellen schalten eines steuerbaren halbleiters |
| US4472642A (en) * | 1982-02-12 | 1984-09-18 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor switching device |
-
1985
- 1985-04-02 FR FR8505010A patent/FR2579844B1/fr not_active Expired
-
1986
- 1986-03-27 DE DE8686400668T patent/DE3668107D1/de not_active Expired - Fee Related
- 1986-03-27 EP EP86400668A patent/EP0200600B1/fr not_active Expired - Lifetime
- 1986-04-01 JP JP61075403A patent/JP2575117B2/ja not_active Expired - Lifetime
- 1986-04-02 US US06/847,317 patent/US4764686A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51156743U (ja) * | 1975-06-09 | 1976-12-14 | ||
| JPS5668340U (ja) * | 1979-10-30 | 1981-06-06 | ||
| JPS6028484U (ja) * | 1983-07-29 | 1985-02-26 | 富士電気化学株式会社 | 並列制御式チョッパ−回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2579844A1 (fr) | 1986-10-03 |
| US4764686A (en) | 1988-08-16 |
| DE3668107D1 (de) | 1990-02-08 |
| EP0200600A1 (fr) | 1986-11-05 |
| EP0200600B1 (fr) | 1990-01-03 |
| JP2575117B2 (ja) | 1997-01-22 |
| FR2579844B1 (fr) | 1987-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821714B2 (ja) | 交差導通電流を減少させる電力用ｍｏｓｆｅｔ駆動回路 | |
| JP3639189B2 (ja) | 負荷駆動回路 | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| US6873062B1 (en) | Switch circuit | |
| US5136175A (en) | Current supply circuit arrangement | |
| US4047057A (en) | Monostable switching circuit | |
| JPS61230517A (ja) | パワートランジスタのスイツチング制御回路 | |
| US4916378A (en) | Inductive load discharge current recirculation circuit with selectable "fast" and "low" modes | |
| JPS6237770B2 (ja) | ||
| US5619126A (en) | Circuit arrangement for automatically decreasing the load current | |
| US5128553A (en) | Lateral PNP turn-off drive circuit | |
| JPH0260093B2 (ja) | ||
| JP3535520B2 (ja) | リセット回路 | |
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| JP2611859B2 (ja) | 電源出力遮断装置 | |
| US4754389A (en) | Voltage regulating circuitry for a DC to DC converter | |
| CN117081556A (zh) | 一种电源控制电路和电动车辆 | |
| JPS6214728Y2 (ja) | ||
| JP2001352669A (ja) | 突入電流抑制回路 | |
| JPS62269413A (ja) | パワ−オン・リセツト回路 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP2758613B2 (ja) | バッテリー・バックアップ回路 | |
| JPS62269414A (ja) | パワ−オン・リセツト回路 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPH0834420B2 (ja) | パワ−オン・リセツト回路 |