JP2575117B2 - パワートランジスタのスイツチング制御回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の属する技術分野］ 本発明は、パワートランジスタのスイッチング制御回
路に関し、特に、高周波例えば10〜100KHzの範囲でパワ
ートランジスタのスイッチング制御をする回路に関す
る。

［従来の技術］ スイッチング命令信号Ｓ（第１図）がパワートランジ
スタを第１状態即ちパワートランジスタが遮断されてい
るオフ状態から第２状態即ちパワートランジスタが導通
しているオン状態に切り換える機能を有するとき、１つ
の状態から別の状態に高速スイッチングしたい場合に
は、トランジスタのベース電流Ibが第２図の如き挙動を
示す必要があることは公知である。第２図に示す如くト
ランジスタを導通させるときはベース電流Ibが第１の極
性を有する必要がある。従来の習慣に従ってトランジス
タを導通させる電流を以後正のベース電流と指称する。
これはNPNパワートランジスタのベースに入る電流に対
応する。信号Ｓがオン状態からオフ状態に切り換えられ
るときベース電流Ibを０にするだけでは十分でなく逆の
極性の電流を（従来の習慣に従って以後負のベース電流
と指称する）先ずベースから引き出す必要がある。トラ
ンジスタの導通状態から遮断状態への高速スイッチング
を確保したい場合にはこの負電流が絶対に必要である。
即ち負のベース電流だけが導通期間中にトランジスタの
ベースに蓄積される電荷をかなり迅速に除去し得る。負
のベース電流は遮断命令御の期間ts（電荷放出時間）中
は実質的に一定であり次の期間tf（立ち上がり時間）中
に０に戻る。ベース電流に上記の如き全体挙動又は傾向
を与えるには反対極性の２つの給電ソースが必要なこと
が理解されよう。これは明らかな欠点である。従って、
負の給電ソースを要せずに負のベース電流を供給し得る
回路を構成するための研究が続けられてきた。このため
にはトランジスタの導通期間中にエネルギを蓄積しトラ
ンジスタの遮断命令が開始したときに該エネルギを負の
ベース電流の形態で放出するコンデンサまたはインダク
タンスが一般に使用される。

［発明が解決しようとする課題］ しかし乍ら、これまでに構成された回路の多くは重大
な欠点をもつ。即ち回路が適切に動作するにはコンデン
サまたはインダクタンスが導通期間中に十分なエネルギ
を蓄積する時間をもたなければならない。このため導通
期間の最小値を余り小さくすることができない。

従って、スイッチング周期が短いとき（高周波動
作）、導通期間がスイッチング周期の極めて大きい部分
を占め、このため回路が小さい導通サイクル比で動作で
きない。即ち導通期間とスイッチング周期との比を小さ
くすることができない。

本発明は極めて簡単で少数の構成素子だけを使用し上
記の欠点を是正し得るパワートランジスタのスイッチン
グ制御回路を提供することを目的とする。

［課題を解決するための手段］ 上述の目的は、導通用回路と遮断用回路とに接続され
た制御入力を有しており、前記導通用回路が該制御入力
のレベルに従ってパワートランジスタに正又は零のベー
ス電流を送出し、前記遮断用回路が前記制御入力に遮断
命令を受信すると先ず負のベース電流を送出し次に零の
ベース電流を送出するパワートランジスタのスイッチン
グ制御回路であって、 前記遮断用回路が、負のベース電流を発生させるのに
必要なエネルギを蓄積するコンデンサと、 前記コンデンサを充電する手段と、 閉鎖された時に前記パワートランジスタのベースに負
方向にベース電流を発生させて前記コンデンサを放電す
る回路を成立させるスイッチと、 前記スイッチの一時的閉鎖を制御する回路とを備え、 該一時的閉鎖を制御する回路は、前記制御入力と給電
端子との間に接続され更に前記スイッチの制御端子に接
続された少なくとも１つの抵抗と１つの容量との直列ア
センブリを含んでおり、前記スイッチが前記制御入力で
の遮断命令の受信により瞬時に閉鎖され、該遮断命令の
受信によって開始された前記容量の充電が前記スイッチ
の開放に対応する値に到達するまで閉鎖を維持するよう
制御し、前記容量の充電時定数は前記スイッチの閉鎖時
間が前記パワートランジスタの電荷放出に必要な時間の
オーダとなるように選択されており、前記パワートラン
ジスタの導通期間中及び遮断期間中に前記コンデンサが
充電されることを特徴とする本発明のパワートランジス
タのスイッチング制御回路によって達成される。

本発明のパワートランジスタのスイッチング制御回路
においては、前記コンデンサが、前記スイッチの開放中
に該コンデンサを充電させる方向に配向された第１ダイ
オードに接続されたプレートを有するのが好ましい。

本発明のパワートランジスタのスイッチング制御回路
においては、第２のダイオードが前記プレートと前記パ
ワートランジスタのベースとの間に接続されており、該
第２のダイオードは該パワートランジスタのベースと該
第２ダイオードと前記コンデンサと前記スイッチとから
形成された放電回路に負のベース電流を通過せしめる方
向に配向されているのが好ましい。

本発明のパワートランジスタのスイッチング制御回路
においては、前記スイッチがトランジスタであり、該ト
ランジスタのエミッタ−コレクタ回路が前記コンデンサ
と第１ダイオードとの直列アセンブリに並列に接続され
ているのが好ましい。

［発明の実施の形態］ 以下、本発明のパワートランジスタのスイッチング制
御回路の実施の形態を図面を参照して詳細に説明する。

第３図は本発明の回路の実施の形態を示す図である。

パワートランジスタは参照符号Tpで示される。回路の
制御入力はＥで示される。回路全体は２つの給電端子Ａ
及びＢによって給電される。１つの端子（Ｂ）はアース
に接続されもう１つの端子（Ａ）は正電位Vaに接続され
得る。

トランジスタTpは、コレクタと正の給電電位即ち電位
Vaとの間に接続された負荷Ｌに電流を通過せしめるかま
たは遮断する。トランジスタTpのエミッタは好ましくは
アースＢに接続されている。

正のベース電流を供給するために導通回路を配設す
る。負のベース電流を供給するために遮断回路を配設す
る。これら２つの回路は制御入力Ｅに接続されており、
制御入力Ｅがこれら回路を制御する。

導通用回路はPNPトランジスタT1を含む。トランジス
タT1のエミッタは端子Ａに接続されコレクタは抵抗R1を
介してトランジスタTpのベースに接続されている。トラ
ンジスタT1のベースは端子ＡとＥとの間に接続された除
算ブリッジR2とR3との中点に接続されている。制御入力
Ｅの電圧レベルが低い（トランジスタTpの導通命令）か
高い（遮断命令）かに従ってトランジスタTpのベースを
電流が通過したり遮断されたりする。

従って導通用回路は極めて簡単であり、端子Ａとトラ
ンジスタTpのベースとの間に接続された簡単な電流ソー
スの如き別の変形回路によって置換されてもよい。この
電流源は制御入力Ｅによって制御される。

遮断用回路は第３図に示す別の素子、即ち、トランジ
スタTpの遮断期間の始点での電荷の放出を確保する負の
ベース電流を発生させるに必要なエネルギを蓄積すべく
機能するコンデンサC1と、コンデンサC1に充電すべく機
能する抵抗R4とダイオードD1と、NPNトランジスタT2か
ら成り閉鎖したときにコンデンサC1の放電回路を成立さ
せるスイッチと、２つの抵抗R5,R6と容量C2とを含むス
イッチ制御回路と、最後にベースとコンデンサC1との間
に接続されており後述する複数の機能を有するダイオー
ドD2とを含む。

より詳細には回路の種々の素子が以下の如き接続され
ている。ダイオードD1とD2とはトランジスタTpのベース
と端子Ｂとの間で直列である（また同じ極性をもつ）。
これらダイオード間の接合点はコンデンサC1のプレート
に接続されている。このコンデンサの別のプレートは抵
抗R4を介して端子Ａに接続されており更にスイッチング
トランジスタT2のコレクタに接続されている。トランジ
スタT2のエミッタは端子Ｂに接続されている。トランジ
スタT2のベースは容量C2の端子と抵抗R5の端子とに接続
されている。抵抗R5の別の端子はアースＢに接続されて
いる。容量C2の別の端子は抵抗R6を介して制御入力Ｅに
接続されている。

回路は以下の如く動作する。回路導通させるには制御
入力Ｅを低電位にする。これにより一方でトランジスタ
T1が導通しパワートランジスタTpに正のベース電流が供
給されこのトランジスタが導通を開始する。また他方で
（トランジスタTpの電荷放出期間のオーダの）短い時定
数（R5＋R6）Ｃで抵抗R5とR6とを介して容量C2が放電す
る。また、抵抗R5及びR6に並列に１つまたは２つのダイ
オードを更に配設すると容量C2の放電期間をより短い時
間に短縮し得る。ダイオードは、制御入力Ｅが低電位に
なると容量C2の電荷が放出されるように接続されてい
る。この期間中、コンデンサC1が充電されるか、又は、
より正確に言えば導通信号以前にコンデンサC1の充電が
既に開始されているときにはコンデンサC1の充電が継続
される。導通サイクル比が１に極めて近い値の場合を除
いて後者のケースが多い。コンデンサC1は抵抗R4とダイ
オードD1とを介して充電される。

トランジスタTpを遮断するためには制御入力Ｅを高電
位にする。この結果トランジスタT1は直ちに遮断され従
って正のベース電流が遮断される。更に、高電位レベル
はトランジスタT2を直ちに導通状態にバイアスさせるべ
く機能し、抵抗R5及びR6の比はトランジスタT2のベース
に印加された電圧が端子ＡとＥとの間に存在する電位の
十分な部分になるように選択されている。これに関して
は容量C2が先ず放電されることを想起するとよい。この
場合、トランジスタT2はほぼ短絡しコンデンサC1の放電
回路を成立させる。トランジスタT1は遮断され且つダイ
オードD1がコンデンサC1を充電させるが放電させない方
向に配向されているので、放電電流はダイオードD2から
のみ送出され負のベース電流の形状でトランジスタTpの
ベースに供給される。

従ってコンデンサC1が放電しトランジスタのベースに
蓄積された電荷の流出が生じる間に容量C2は抵抗R6を介
して充電される。コンデンサの充電時定数と制御入力Ｅ
に印加された高電位の値とに依存する所定時間の経過後
にトランジスタT2のベースは導通状態を維持するに十分
な電流を最早受容しない。従ってトランジスタT2は（次
第に）遮断され負のベース電流は漸減しつつ完全に消滅
する。

（抵抗R5とトランジスタT2のベース−エミッタ接合の
並列アセンブリと抵抗R6とを介した）容量C2の充電時定
数は、tsまたはts＋tf（第２図）のオーダの時間の経過
後にトランジスタT2の導通の中止即ち負のベース電流の
消滅が生じるように選択されている。時定数がts＋tf上
限値にできるだけ近い値であるのが好ましい。該上限値
は数マイクロ秒のオーダである。

所与のトランジスタが正常条件でスイッチングされる
と想定すると安全のためにts＋tfより実質的に大きい時
定数が選択されるであろう。適当な値は２（ts＋tf）で
ある。

トランジスタT2が遮断されると直ちに、即ちスイッチ
ング期間に比較して極めて短い時間の経過後にコンデン
サC1が抵抗R4とダイオードD1とを介して再度充電され始
める。

注目すべき重要な点は、パワートランジスタTpが遮断
されている間にもコンデンサC1が再充電されることであ
る。コンデンサC1の充電は更に、遮断期間の残りの時間
と後続の導通期間との間を通じて持続する。

該回路のダイオードD2は以下の３つの機能を果たす。

遮断期間の大部分中（即ちベース電流が負である過渡
的位相の経過後）にダイオードD2はコンデンサC1の充電
の結果として正のベース電流がトランジスタTpのベース
に印加されることを阻止する（コンデンサC1とベースと
の間に直接結線が存在するときコンデンサC1の充電用電
流はトランジスタTpのベースを通り遮断位相の該トラン
ジスタを導通させるであろう）。

負のベース電流を発生させる位相中はダイオードD2が
その配向によって負の電流を通過せしめる。

最後に導通位相中は、ダイオードD2がダイオードD1に
補助されてトランジスタTpのベースとエミッタとの間に
十分なバイアス電圧（２つの順方向ダイオードの電圧降
下）を存在させる。

第４図は遮断期間中にパワートランジスタのベースが
エミッタに対して負にバイアスされる変形例を示す。こ
れは特に複数のトランジスタがブリッジとして装着され
る場合に使用される。

第３図との主な違いは、端子Ｂが給電端子を形成せず
単に回路の分岐点を形成していることである。給電端子
は端子Ｄであり、（図示の例では）１つの抵抗と２つの
ダイオードと１つのコンデンサとが付加されている。よ
り詳細には、抵抗R7がベースを第２の給電端子Ｄに接続
している。抵抗R8が端子Ａを分岐点Ｂに接続している。
２つの直列ダイオードD3及びD4は分岐点Ｂ（アノード
側）を端子Ｄ（カソード側）に接続しておりコンデンサ
C3が端子ＢとＤとの間でダイオードD3及びD4に並列に接
続されている。抵抗R8によって充電されるコンデンサC3
は端子ＢとＤとの間に、ダイオードによって約1.3Vの値
に制限された一定の電位差を維持する。この電位差は抵
抗R7を介してトランジスタTpのベース−エミッタ接合に
印加されこのときベース電位はエミッタ電位に対して負
である。

本発明の範囲及び要旨に逸脱することなく回路の別の
変形も可能である。特に、トランジスタT2のベース制御
用回路は、上記の機能を確保する限り、即ち制御入力Ｅ
に供給された信号の遷移状態で直ちにトランジスタT2を
導通状態にバイアスし続いて、短い時間であるがパワー
トランジスタTpの電荷放出を確保するに十分な時間の経
過後にトランジスタT2を遮断する限り、異なる構造に構
成されてもよい。

更に、導通用「on」信号として低電位レベルを選択し
遮断用「off」信号として高電位を選択することも１つ
の例に過ぎないことを理解されたい。

【図面の簡単な説明】

第１図及び第２図はパワートランジスタの制御回路の入
力に供給される制御信号及びその結果得られるベース電
流のタイミングチャート図、第３図は本発明のパワート
ランジスタのスイッチング制御回路の実施の形態を示す
図、第４図は本発明のパワートランジスタのスイッチン
グ制御回路の変形例を示す図である。 Tp……パワートランジスタ、T1,T2……スイッチングト
ランジスタ、C1……コンデンサ、C2……容量、D1,D2…
…ダイオード、R1,R2,R3,R4,R5……抵抗、Ｅ……制御入
力。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】導通用回路と遮断用回路とに接続された制
   御入力（Ｅ）を有しており、前記導通用回路が該制御入
   力のレベルに従ってパワートランジスタ（Tp）に正又は
   零のベース電流を送出し、前記遮断用回路が前記制御入
   力に遮断命令を受信すると先ず負のベース電流を送出し
   次に零のベース電流を送出するパワートランジスタのス
   イッチング制御回路であって、 前記遮断用回路が、負のベース電流を発生させるのに必
   要なエネルギを蓄積するコンデンサ（C1）と、 前記コンデンサを充電する手段（R4）と、 閉鎖された時に前記パワートランジスタ（Tp）のベース
   に負方向のベース電流を発生させて前記コンデンサ（C
   1）を放電する回路を成立させるスイッチ（T2）と、 前記スイッチ（T2）の一時的閉鎖を制御する回路とを備
   え、 該一時的閉鎖を制御する回路は、前記制御入力（Ｅ）と
   給電端子（Ｂ）との間に接続され更に前記スイッチ（T
   2）の制御端子に接続された少なくとも１つの抵抗（R
   6）と１つの容量（C2）との直列アセンブリを含んでお
   り、前記スイッチ（T2）が前記制御入力（Ｅ）での遮断
   命令の受信により瞬時に閉鎖され、該遮断命令の受信に
   よって開始された前記容量（C2）の充電が前記スイッチ
   （T2）の開放に対応する値に到達するまで閉鎖を維持す
   るよう制御し、前記容量（C2）の充電時定数は前記スイ
   ッチ（T2）の閉鎖時間が前記パワートランジスタ（Tp）
   の電荷放出に必要な時間のオーダとなるように選択され
   ており、前記パワートランジスタ（Tp）の導通期間中及
   び遮断期間中に前記コンデンサ（C1）が充電されること
   を特徴とするパワートランジスタのスイッチング制御回
   路。
2. 【請求項２】前記コンデンサ（C1）が、前記スイッチ
   （T2）の開放中に該コンデンサを充電させる方向に配向
   された第１ダイオード（D1）に接続されたプレートを有
   することを特徴とする特許請求の範囲第１項に記載のパ
   ワートランジスタのスイッチング制御回路。
3. 【請求項３】第２のダイオード（D2）が前記プレートと
   前記パワートランジスタ（Tp）のベースとの間に接続さ
   れており、該第２のダイオードは該パワートランジスタ
   のベースと該第２のダイオードと前記コンデンサ（C1）
   と前記スイッチ（T2）とから形成された放電回路に負の
   ベース電流を通過せしめる方向に配向されていることを
   特徴とする特許請求の範囲第２項に記載のパワートラン
   ジスタのスイッチング制御回路。
4. 【請求項４】前記スイッチ（T2）がトランジスタであ
   り、該トランジスタのエミッタ−コレクタ回路が前記コ
   ンデンサ（C1）と第１ダイオード（D1）との直列アセン
   ブリに並列に接続されていることを特徴とする特許請求
   の範囲第１項から第３項のいずれか１項に記載のパワー
   トランジスタのスイッチング制御回路。