JP2001352669A - 突入電流抑制回路 - Google Patents
突入電流抑制回路Info
- Publication number
- JP2001352669A JP2001352669A JP2000168929A JP2000168929A JP2001352669A JP 2001352669 A JP2001352669 A JP 2001352669A JP 2000168929 A JP2000168929 A JP 2000168929A JP 2000168929 A JP2000168929 A JP 2000168929A JP 2001352669 A JP2001352669 A JP 2001352669A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- inrush current
- input capacitor
- switch element
- bjt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 こ入力コンデンサCinの放電中に入力電源Vin
の印加があっても突入電流を抑制することができる突入
電流抑制回路を提供する。 【解決手段】 入力コンデンサCinの充電状況によりMOS
FET Q2の動作(ON/OFF)を決定するツェナーダイオードD4
を備える
の印加があっても突入電流を抑制することができる突入
電流抑制回路を提供する。 【解決手段】 入力コンデンサCinの充電状況によりMOS
FET Q2の動作(ON/OFF)を決定するツェナーダイオードD4
を備える
Description
【０００１】
【発明の属する技術分野】本発明は電源装置に関し、特
に入力電源投入時入力コンデンサをチャージするための
突入電流を抑制する突入電流抑制回路に関する。
に入力電源投入時入力コンデンサをチャージするための
突入電流を抑制する突入電流抑制回路に関する。
【０００２】
【従来の技術】突入電流抑制回路は、入力電源を投入し
た際、入力コンデンサへのチャージ電流を抑制する回路
である。図４に従来の突入電流抑制回路例を示す。スイ
ッチSW1を閉じ、入力電源Vinを電源装置N1の入力端子に
印加する。入力コンデンサCinは電荷が無く低インピー
ダンス状態にあるため、入力電源Vinの印加当初は過大
なチャージ電流が流れようとする。
た際、入力コンデンサへのチャージ電流を抑制する回路
である。図４に従来の突入電流抑制回路例を示す。スイ
ッチSW1を閉じ、入力電源Vinを電源装置N1の入力端子に
印加する。入力コンデンサCinは電荷が無く低インピー
ダンス状態にあるため、入力電源Vinの印加当初は過大
なチャージ電流が流れようとする。
【０００３】しかし、電界効果トランジスタ(以下、MOS
FETと記す)Q2が非導通状態(以下、OFFと記す)であるた
め、チャージ電流は抵抗R6によって抑制される。抵抗R6
の両端電圧によってバイポーラジャンクショントランジ
スタ(以下、BJTと記す)Q3が導通状態(以下、ONと記す)
となっているため、MOSFET Q2はOFFを維持する。徐々に
入力コンデンサCinが抵抗R6との時定数で充電され、抵
抗R6の両端電圧が約0.7V(BJT Q3のVBE)以下になるとBJT
Q3がOFFとなる。
FETと記す)Q2が非導通状態(以下、OFFと記す)であるた
め、チャージ電流は抵抗R6によって抑制される。抵抗R6
の両端電圧によってバイポーラジャンクショントランジ
スタ(以下、BJTと記す)Q3が導通状態(以下、ONと記す)
となっているため、MOSFET Q2はOFFを維持する。徐々に
入力コンデンサCinが抵抗R6との時定数で充電され、抵
抗R6の両端電圧が約0.7V(BJT Q3のVBE)以下になるとBJT
Q3がOFFとなる。
【０００４】その結果、MOSFET Q2のゲート−ソース間
容量Qgには抵抗R1を通して電荷が蓄積され、Q2のゲート
−ソース間容量Qgの過電圧保護をするツェナーダイオー
ドD1のツェナー電圧まで充電される。そして、MOSFET Q
2はONとなる。以後、MOSFETQ2はONを維持し、電力変換
動作時の電流はMOSFET Q2を流れ、低損失な突入電流抑
制回路となる。
容量Qgには抵抗R1を通して電荷が蓄積され、Q2のゲート
−ソース間容量Qgの過電圧保護をするツェナーダイオー
ドD1のツェナー電圧まで充電される。そして、MOSFET Q
2はONとなる。以後、MOSFETQ2はONを維持し、電力変換
動作時の電流はMOSFET Q2を流れ、低損失な突入電流抑
制回路となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成では次の問題が生じる。 （１）入力コンデンサCinの放電中に入力電源Vinが印加
される場合、突入電流の抑制ができない。入力コンデン
サCinの放電は、スイッチSW1が開いた場合、すなわち電
源装置N1の動作を停止させた場合、MOSFET Q2のゲート
−ソース間容量Qgの放電が行われることにより、行われ
る。放電中はMOSFET Q2がONを維持しているため、入力
電源Vinが印加されても抵抗R6による抑制が働かず、入
力コンデンサCinへ過大なチャージ電流が流れる。これ
を防止するため、MOSFET Q2のゲート−ソース間容量Qg
の放電を早めることが考えられる。
成では次の問題が生じる。 （１）入力コンデンサCinの放電中に入力電源Vinが印加
される場合、突入電流の抑制ができない。入力コンデン
サCinの放電は、スイッチSW1が開いた場合、すなわち電
源装置N1の動作を停止させた場合、MOSFET Q2のゲート
−ソース間容量Qgの放電が行われることにより、行われ
る。放電中はMOSFET Q2がONを維持しているため、入力
電源Vinが印加されても抵抗R6による抑制が働かず、入
力コンデンサCinへ過大なチャージ電流が流れる。これ
を防止するため、MOSFET Q2のゲート−ソース間容量Qg
の放電を早めることが考えられる。
【０００６】しかし、MOSFET Q2のゲート−ソース間容
量Qgの放電を早めるために抵抗R5の値を小さく設定する
と、ツェナーダイオードD1のツェナー電圧確保のため、
抵抗R1も小さくしなければならない。これはすなわち損
失を増大させることを意味する。損失を抑えるために抵
抗R5を大きな値に設定すると、MOSFET Q2のゲート−ソ
ース間容量Qgの放電に時間がかかる。よって、MOSFET Q
2のゲート−ソース間容量Qgの放電を早めるには限界が
生じてしまい、突入電流の抑制が充分にできないという
問題があった。
量Qgの放電を早めるために抵抗R5の値を小さく設定する
と、ツェナーダイオードD1のツェナー電圧確保のため、
抵抗R1も小さくしなければならない。これはすなわち損
失を増大させることを意味する。損失を抑えるために抵
抗R5を大きな値に設定すると、MOSFET Q2のゲート−ソ
ース間容量Qgの放電に時間がかかる。よって、MOSFET Q
2のゲート−ソース間容量Qgの放電を早めるには限界が
生じてしまい、突入電流の抑制が充分にできないという
問題があった。
【０００７】（２）入力電源Vin印加から電力変換動作
開始まで、時間がかかる。突入電流の抑制のためにMOSF
ET Q2のON、つまりMOSFET Q2のゲート−ソース間容量Qg
の充電が必要である。そしてMOSFET Q2のゲート−ソー
ス間容量Qgの充電は、抵抗R1の値に依存する。しかし、
抵抗R1の値は前述の（１）で示した通り、ツェナーダイ
オードD1のツェナー電圧確保や損失に及ぼす影響から制
限される。よって、MOSFET Q2のゲート−ソース間容量Q
gの充電が短時間に行えないという問題があった。ま
た、この場合、負荷によっては正常に動作しないという
問題点もあった。
開始まで、時間がかかる。突入電流の抑制のためにMOSF
ET Q2のON、つまりMOSFET Q2のゲート−ソース間容量Qg
の充電が必要である。そしてMOSFET Q2のゲート−ソー
ス間容量Qgの充電は、抵抗R1の値に依存する。しかし、
抵抗R1の値は前述の（１）で示した通り、ツェナーダイ
オードD1のツェナー電圧確保や損失に及ぼす影響から制
限される。よって、MOSFET Q2のゲート−ソース間容量Q
gの充電が短時間に行えないという問題があった。ま
た、この場合、負荷によっては正常に動作しないという
問題点もあった。
【０００８】さらに、電源装置自体の動作を保証する入
力電圧範囲内であっても、MOSFET Q2のドレイン−ソー
ス間ON抵抗Rds(on)の値によっては、ドレイン−ソース
間ON電圧Vds(on)が大きくなり、BJT Q3が誤動作するこ
とによって、MOSFET Q2がOFFしてしまう可能性もあっ
た。つまり電源装置自体には問題のない範囲の電圧変動
にも関わらず、突入電流抑制回路が原因で電力変換動作
停止等の異常動作をする可能性がある。換言すれば、突
入電流抑制回路のために電源装置自体の入力電圧範囲を
制限しなくてはならないという問題点もあった。
力電圧範囲内であっても、MOSFET Q2のドレイン−ソー
ス間ON抵抗Rds(on)の値によっては、ドレイン−ソース
間ON電圧Vds(on)が大きくなり、BJT Q3が誤動作するこ
とによって、MOSFET Q2がOFFしてしまう可能性もあっ
た。つまり電源装置自体には問題のない範囲の電圧変動
にも関わらず、突入電流抑制回路が原因で電力変換動作
停止等の異常動作をする可能性がある。換言すれば、突
入電流抑制回路のために電源装置自体の入力電圧範囲を
制限しなくてはならないという問題点もあった。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の突入電流抑制回路は、入力コンデンサと、
入力コンデンサへの突入電流を抑制する突入電流抑制素
子と、突入電流抑制素子の導通切替を行う第１のスイッ
チ素子と、入力コンデンサの充電状態に応じて第１のス
イッチ素子を制御する第１の制御手段と、を備える。
め、本発明の突入電流抑制回路は、入力コンデンサと、
入力コンデンサへの突入電流を抑制する突入電流抑制素
子と、突入電流抑制素子の導通切替を行う第１のスイッ
チ素子と、入力コンデンサの充電状態に応じて第１のス
イッチ素子を制御する第１の制御手段と、を備える。
【００１０】
【発明の実施の形態】《具体例１》 ＜構成＞図1は本発明による具体例１を示す回路図であ
る。入力電源Vinのプラス電極は抵抗R1の一端、抵抗R7
の一端、抵抗R8の一端、ツェナーダイオードD4のカソー
ド、入力コンデンサCinの一端、電力変換部N3の入力側
の一端とそれぞれ接続されている。また、入力電源Vin
のマイナス電極はスイッチSW1を介して、ツェナーダイ
オードD1のアノード、BJT Q3のエミッタ、抵抗R10の一
端、抵抗R5の一端、抵抗R6の一端、MOSFET Q2のソース
にそれぞれ接続されている。MOSFET Q2のドレインは、
抵抗R6の他端、ダイオードD3のカソード、入力コンデン
サCinの他端、電力変換部N3の入力側他端にそれぞれ接
続されている。電力変換部N3の出力側は負荷N4に接続さ
れている。抵抗R4の他端は、ツェナーダイオードD1のカ
ソード、抵抗R5の他端、MOSFET Q2のゲート、BJT Q3の
コレクタにそれぞれ接続されている。
る。入力電源Vinのプラス電極は抵抗R1の一端、抵抗R7
の一端、抵抗R8の一端、ツェナーダイオードD4のカソー
ド、入力コンデンサCinの一端、電力変換部N3の入力側
の一端とそれぞれ接続されている。また、入力電源Vin
のマイナス電極はスイッチSW1を介して、ツェナーダイ
オードD1のアノード、BJT Q3のエミッタ、抵抗R10の一
端、抵抗R5の一端、抵抗R6の一端、MOSFET Q2のソース
にそれぞれ接続されている。MOSFET Q2のドレインは、
抵抗R6の他端、ダイオードD3のカソード、入力コンデン
サCinの他端、電力変換部N3の入力側他端にそれぞれ接
続されている。電力変換部N3の出力側は負荷N4に接続さ
れている。抵抗R4の他端は、ツェナーダイオードD1のカ
ソード、抵抗R5の他端、MOSFET Q2のゲート、BJT Q3の
コレクタにそれぞれ接続されている。
【００１１】BJT Q3のベースは、抵抗R10の他端、BJT Q
4のエミッタ、抵抗R9の一端にそれぞれ接続されてい
る。BJT Q4のコレクタは、抵抗R7の他端に接続されてい
る。BJT Q4のベースは、抵抗R8の他端、抵抗R9の他端、
BJT Q5のコレクタにそれぞれ接続されている。BJT Q5の
エミッタは、ダイオードD3のアノード、抵抗R13の一端
に接続されている。抵抗R13の他端は、抵抗R12を介して
BJT Q5のベースに接続され、さらにツェナーダイオード
D4のアノードにも接続されている。
4のエミッタ、抵抗R9の一端にそれぞれ接続されてい
る。BJT Q4のコレクタは、抵抗R7の他端に接続されてい
る。BJT Q4のベースは、抵抗R8の他端、抵抗R9の他端、
BJT Q5のコレクタにそれぞれ接続されている。BJT Q5の
エミッタは、ダイオードD3のアノード、抵抗R13の一端
に接続されている。抵抗R13の他端は、抵抗R12を介して
BJT Q5のベースに接続され、さらにツェナーダイオード
D4のアノードにも接続されている。
【００１２】＜動作＞入力電源Vinを投入(スイッチSW1
をON)すると、入力コンデンサCinの充電電圧はツェナー
ダイオードD4のツェナー電圧より低いため、BJT Q5のベ
ースには電流が流れずOFFである。そのため、BJT Q4は
抵抗R8を通してベース電流が供給されONとなる。その結
果、BJT Q3も抵抗R7及びBJT Q4を通してベース電流が供
給されONとなり、MOSFET Q2のゲート−ソース間を短絡
する。すなわちMOSFET Q2をOFFとする。
をON)すると、入力コンデンサCinの充電電圧はツェナー
ダイオードD4のツェナー電圧より低いため、BJT Q5のベ
ースには電流が流れずOFFである。そのため、BJT Q4は
抵抗R8を通してベース電流が供給されONとなる。その結
果、BJT Q3も抵抗R7及びBJT Q4を通してベース電流が供
給されONとなり、MOSFET Q2のゲート−ソース間を短絡
する。すなわちMOSFET Q2をOFFとする。
【００１３】入力コンデンサCinの充電電流は抵抗R6を
流れるため、抑制された小さい値となっている。徐々に
入力コンデンサCinが抵抗R6との時定数で充電され、入
力コンデンサCinの電圧がツェナーダイオードD4のツェ
ナー電圧を超えると、ツェナーダイオードD4にツェナー
電流が流れBJT Q5がONとなる。そのため、BJT Q4はOFF
となり、BJT Q3もOFFとなる。その結果、MOSFET Q2のゲ
ートに抵抗R1から電流が流れ、MOSFET Q2のQgにはダイ
オードD1のツェナー電圧になるまで電荷が蓄積され、MO
SFET Q2をONとする。
流れるため、抑制された小さい値となっている。徐々に
入力コンデンサCinが抵抗R6との時定数で充電され、入
力コンデンサCinの電圧がツェナーダイオードD4のツェ
ナー電圧を超えると、ツェナーダイオードD4にツェナー
電流が流れBJT Q5がONとなる。そのため、BJT Q4はOFF
となり、BJT Q3もOFFとなる。その結果、MOSFET Q2のゲ
ートに抵抗R1から電流が流れ、MOSFET Q2のQgにはダイ
オードD1のツェナー電圧になるまで電荷が蓄積され、MO
SFET Q2をONとする。
【００１４】以後、入力コンデンサCinの充電電圧がツ
ェナーダイオードD4のツェナー電圧(正確には、ダイオ
ードD3の順方向電圧VF、BJT Q5のVBE、抵抗R12の両端電
圧、そしてツェナーダイオードD4のツェナー電圧の和)
を越えている限り、この状態を維持する。
ェナーダイオードD4のツェナー電圧(正確には、ダイオ
ードD3の順方向電圧VF、BJT Q5のVBE、抵抗R12の両端電
圧、そしてツェナーダイオードD4のツェナー電圧の和)
を越えている限り、この状態を維持する。
【００１５】なお入力コンデンサCinの充電電流が非常
に大きい場合(入力コンデンサCinが極めて放電状態にあ
る時や入力電圧が急変を繰り返しながら上昇するような
不安定な時など)、入力コンデンサCinの充電電圧がツェ
ナーダイオードD4のツェナー電圧以上になっても抵抗R6
の両端電圧が大きい(抵抗R6両端電圧がBJT Q3のVBEとBJ
T Q4のVBEとダイオードD3のVFの和以上)ことがある。
に大きい場合(入力コンデンサCinが極めて放電状態にあ
る時や入力電圧が急変を繰り返しながら上昇するような
不安定な時など)、入力コンデンサCinの充電電圧がツェ
ナーダイオードD4のツェナー電圧以上になっても抵抗R6
の両端電圧が大きい(抵抗R6両端電圧がBJT Q3のVBEとBJ
T Q4のVBEとダイオードD3のVFの和以上)ことがある。
【００１６】この場合は、ダイオードD3に逆バイアスが
かかるため、ツェナーダイオードD4にツェナー電流が流
れようとしても流すことができない。そのため、BJT Q5
もOFFとなり、結果的にMOSFET Q2がOFFとなる。そし
て、入力コンデンサCinが十分に充電されてからMOSFET
Q2がONとなる。よって、過大な突入電流を抑制すること
ができる。
かかるため、ツェナーダイオードD4にツェナー電流が流
れようとしても流すことができない。そのため、BJT Q5
もOFFとなり、結果的にMOSFET Q2がOFFとなる。そし
て、入力コンデンサCinが十分に充電されてからMOSFET
Q2がONとなる。よって、過大な突入電流を抑制すること
ができる。
【００１７】また、電圧変動が大きい場合でも、以下の
ようにD4のツェナー電圧を設定することにより誤動作を
防止できる。そもそも、入力コンデンサCinに過大な突
入電流が流れるのは、入力コンデンサCinの充電電圧が
入力電源Vinに対して低いからである。そこで、ツェナ
ーダイオードD4のツェナー電圧以下になるような入力電
圧変動があった場合には、D4のツェナー電圧を下回ると
すぐにかつ確実にMOSFETQ2をOFFにする。また、電源動
作時にはどんな入力電圧変動があろうともツェナーダイ
オードD4のツェナー電圧以上であるため、動作を停止す
る事はない。
ようにD4のツェナー電圧を設定することにより誤動作を
防止できる。そもそも、入力コンデンサCinに過大な突
入電流が流れるのは、入力コンデンサCinの充電電圧が
入力電源Vinに対して低いからである。そこで、ツェナ
ーダイオードD4のツェナー電圧以下になるような入力電
圧変動があった場合には、D4のツェナー電圧を下回ると
すぐにかつ確実にMOSFETQ2をOFFにする。また、電源動
作時にはどんな入力電圧変動があろうともツェナーダイ
オードD4のツェナー電圧以上であるため、動作を停止す
る事はない。
【００１８】さらに、ツェナーダイオードD4のツェナー
電圧を入力電源Vinの異常低下時に保護のため動作を停
止させる入力低電圧保護回路の設定電圧に合わせる、或
いは動作を連動させる。このように設定する事により、
入力低電圧保護回路の設定電圧以下であれば、この回路
が動作するため動作が停止する。
電圧を入力電源Vinの異常低下時に保護のため動作を停
止させる入力低電圧保護回路の設定電圧に合わせる、或
いは動作を連動させる。このように設定する事により、
入力低電圧保護回路の設定電圧以下であれば、この回路
が動作するため動作が停止する。
【００１９】よって、ツェナーダイオードD4のツェナー
電圧を適切に選定することによって、どのようなタイミ
ングで入力電源Vinの再印加(或いはD4のツェナー電圧以
上の電圧回復)があっても、入力コンデンサCinを充電す
る過大な突入電流を抑制することができる。
電圧を適切に選定することによって、どのようなタイミ
ングで入力電源Vinの再印加(或いはD4のツェナー電圧以
上の電圧回復)があっても、入力コンデンサCinを充電す
る過大な突入電流を抑制することができる。
【００２０】なお、抵抗R5,抵抗R9,抵抗R10,抵抗R13
は、それぞれMOSFET Q2,BJT Q4,BJT Q3,BJT Q5がノイズ
等の微小信号によって、誤動作しないようにするための
抵抗である。また、具体例１ではQ3〜Q5をBJTとした
が、MOSFETを使用することもできる。さらに、ツェナー
ダイオードD4の代わりに、コンパレータを用いて入力信
号の大小関係を比較判定するようにしても良い。
は、それぞれMOSFET Q2,BJT Q4,BJT Q3,BJT Q5がノイズ
等の微小信号によって、誤動作しないようにするための
抵抗である。また、具体例１ではQ3〜Q5をBJTとした
が、MOSFETを使用することもできる。さらに、ツェナー
ダイオードD4の代わりに、コンパレータを用いて入力信
号の大小関係を比較判定するようにしても良い。
【００２１】＜効果＞以上詳細に説明したように、具体
例１によれば、入力コンデンサCinの充電状況によりMOS
FET Q2の動作(ON/OFF)を決定するツェナーダイオードD4
を備えることにより、入力コンデンサCinへの充電電流
を抑制することが可能になる。また、入力コンデンサCi
nの放電中に入力電源Vinの印加がある場合でもダイオー
ドD3を備えることにより、MOSFET Q2がOFFとなるため、
突入電流を抑制することができるという効果を奏する。
例１によれば、入力コンデンサCinの充電状況によりMOS
FET Q2の動作(ON/OFF)を決定するツェナーダイオードD4
を備えることにより、入力コンデンサCinへの充電電流
を抑制することが可能になる。また、入力コンデンサCi
nの放電中に入力電源Vinの印加がある場合でもダイオー
ドD3を備えることにより、MOSFET Q2がOFFとなるため、
突入電流を抑制することができるという効果を奏する。
【００２２】《具体例２》 ＜構成＞図２は本発明による具体例２を示す回路図であ
る。入力電源Vinのプラス電極は抵抗R1の一端、抵抗R2
の一端、入力コンデンサCinの一端、電力変換部N3の入
力側の一端とそれぞれ接続されている。また、入力電源
Vinのマイナス電極はスイッチSW1を介して、ツェナーダ
イオードD1のアノード、ツェナーダイオードD2のアノー
ド、BJT Q3のエミッタ、抵抗R10の一端、抵抗R5の一
端、抵抗R6の一端、MOSFET Q2のソースにそれぞれ接続
されている。
る。入力電源Vinのプラス電極は抵抗R1の一端、抵抗R2
の一端、入力コンデンサCinの一端、電力変換部N3の入
力側の一端とそれぞれ接続されている。また、入力電源
Vinのマイナス電極はスイッチSW1を介して、ツェナーダ
イオードD1のアノード、ツェナーダイオードD2のアノー
ド、BJT Q3のエミッタ、抵抗R10の一端、抵抗R5の一
端、抵抗R6の一端、MOSFET Q2のソースにそれぞれ接続
されている。
【００２３】MOSFET Q2のドレインは、抵抗R11の一端、
抵抗R6の他端、入力コンデンサCinの他端、電力変換部N
3の入力側他端にそれぞれ接続されている。電力変換部N
3の出力側は負荷N4に接続されている。抵抗R2の他端はB
JT Q1のコレクタに接続され、BJT Q1のエミッタにはツ
ェナーダイオードD2のカソード、抵抗R4の一端、抵抗R5
の他端、MOSFET Q2のゲート及びBJT Q3のコレクタにそ
れぞれ接続されている。
抵抗R6の他端、入力コンデンサCinの他端、電力変換部N
3の入力側他端にそれぞれ接続されている。電力変換部N
3の出力側は負荷N4に接続されている。抵抗R2の他端はB
JT Q1のコレクタに接続され、BJT Q1のエミッタにはツ
ェナーダイオードD2のカソード、抵抗R4の一端、抵抗R5
の他端、MOSFET Q2のゲート及びBJT Q3のコレクタにそ
れぞれ接続されている。
【００２４】BJT Q1のベースは抵抗R4の他端、抵抗R1の
他端及びツェナーダイオードD1のカソードに接続されて
いる。BJT Q3のベースは抵抗R10の他端及び抵抗R11の他
端にそれぞれ接続されている。
他端及びツェナーダイオードD1のカソードに接続されて
いる。BJT Q3のベースは抵抗R10の他端及び抵抗R11の他
端にそれぞれ接続されている。
【００２５】＜動作＞まず、スイッチSW1を閉じ入力電
源Vinを印加すると、入力コンデンサCinを充電する電流
が流れる。前述のようにMOSFET Q2はOFFのため、この電
流は抵抗R6を流れる。入力コンデンサCinが入力電源Vin
の電圧まで充電される(抵抗R6の両端電圧がほぼBJT Q3
のVBE以下となる)とBJT Q3はOFFとなる。
源Vinを印加すると、入力コンデンサCinを充電する電流
が流れる。前述のようにMOSFET Q2はOFFのため、この電
流は抵抗R6を流れる。入力コンデンサCinが入力電源Vin
の電圧まで充電される(抵抗R6の両端電圧がほぼBJT Q3
のVBE以下となる)とBJT Q3はOFFとなる。
【００２６】次にBJT Q1は抵抗R1によってベース電流が
供給されるためONとなり、MOSFET Q2のQgは抵抗R2によ
って(BJT Q1を介して)電荷が蓄積されるため、MOSFET Q
2はONとなる。そして、MOSFET Q2のゲート−ソース間電
圧VgsがツェナーダイオードD1のツェナー電圧とBJT Q1
のVBEとの和に充電されるとBJT Q1のエミッタは抵抗R1
及び抵抗R4によって前記D2のツェナー電位になるため上
昇する。
供給されるためONとなり、MOSFET Q2のQgは抵抗R2によ
って(BJT Q1を介して)電荷が蓄積されるため、MOSFET Q
2はONとなる。そして、MOSFET Q2のゲート−ソース間電
圧VgsがツェナーダイオードD1のツェナー電圧とBJT Q1
のVBEとの和に充電されるとBJT Q1のエミッタは抵抗R1
及び抵抗R4によって前記D2のツェナー電位になるため上
昇する。
【００２７】その結果、BJT Q1のエミッタ−ベース間に
は逆バイアスがかかりOFFとなる。ただし、この動作を
行うよう、ツェナーダイオードD2のツェナー電圧をツェ
ナーダイオードD1のツェナー電圧とBJT Q1のVBEの和以
上とする。
は逆バイアスがかかりOFFとなる。ただし、この動作を
行うよう、ツェナーダイオードD2のツェナー電圧をツェ
ナーダイオードD1のツェナー電圧とBJT Q1のVBEの和以
上とする。
【００２８】以下、一例として実際の数値を当てはめて
従来と具体例２との比較を示す。なお、部品定数、使用
部品として、R1=100kΩ、R5=1MΩ、D1=10V、Q1：2SC521
3(三菱電機製)、Q2：SI4450(シリコニクス製)を用い
た。
従来と具体例２との比較を示す。なお、部品定数、使用
部品として、R1=100kΩ、R5=1MΩ、D1=10V、Q1：2SC521
3(三菱電機製)、Q2：SI4450(シリコニクス製)を用い
た。
【００２９】(従来例) Q2のゲート−ソース間容量は約
3100pFであるため、抵抗R1によってVin= 48V時にD1のツ
ェナー電圧10Vまで充電する時間(充電時間)は、 充電時間=-R1×Q2のゲート−ソース間容量×LOG(1-D1ツ
ェナー電圧÷Vin) より、-100kΩ×3100pF×LOG(1-10÷48)≒72.4μsec.と
なる。ただし、R5≫R1よりR5は無視する。
3100pFであるため、抵抗R1によってVin= 48V時にD1のツ
ェナー電圧10Vまで充電する時間(充電時間)は、 充電時間=-R1×Q2のゲート−ソース間容量×LOG(1-D1ツ
ェナー電圧÷Vin) より、-100kΩ×3100pF×LOG(1-10÷48)≒72.4μsec.と
なる。ただし、R5≫R1よりR5は無視する。
【００３０】(具体例２) 抵抗R2はQ1のコレクタ電流
(絶対最大定格：100mA)で制限されるため、Vin=48Vとす
ると最小380Ωに設定できる。この場合、従来例同様、
充電時間を計算すると、約0.3μsec.と算出される。
(絶対最大定格：100mA)で制限されるため、Vin=48Vとす
ると最小380Ωに設定できる。この場合、従来例同様、
充電時間を計算すると、約0.3μsec.と算出される。
【００３１】以上の計算値より、Q2のゲート−ソース間
容量充電時間は、約240分の1と大幅に改善できることが
分かる。
容量充電時間は、約240分の1と大幅に改善できることが
分かる。
【００３２】また、具体例１と具体例２を組み合わせる
ことも可能である。その際、抵抗R11は具体例１に合わ
せ、削除した方が良い。図３は本発明による具体例１と
具体例２とを組合わせた回路図である。
ことも可能である。その際、抵抗R11は具体例１に合わ
せ、削除した方が良い。図３は本発明による具体例１と
具体例２とを組合わせた回路図である。
【００３３】＜効果＞以上詳細に説明したように、具体
例２によれば、MOSFET Q2のQgの電荷蓄積をBJT Q1で制
御された抵抗R2により行うことにより、抵抗R2を低抵抗
に設定すれば、極めて短時間にMOSFET Q2をONにする事
ができる。よって、電源の動作を素早く開始する事がで
き、負荷の誤動作等を招くことが無くなる。またこのと
き、MOSFET Q2のQg充電後、つまり動作中は、BJT Q1はO
FFとなるため、抵抗R2を低抵抗に設定しても損失を増大
させずに済む。
例２によれば、MOSFET Q2のQgの電荷蓄積をBJT Q1で制
御された抵抗R2により行うことにより、抵抗R2を低抵抗
に設定すれば、極めて短時間にMOSFET Q2をONにする事
ができる。よって、電源の動作を素早く開始する事がで
き、負荷の誤動作等を招くことが無くなる。またこのと
き、MOSFET Q2のQg充電後、つまり動作中は、BJT Q1はO
FFとなるため、抵抗R2を低抵抗に設定しても損失を増大
させずに済む。
【図１】本発明による具体例１を示す回路図である。
【図２】本発明による具体例２を示す回路図である。
【図３】本発明による具体例１と具体例２とを組合わせ
た回路図である。
た回路図である。
【図４】従来の突入電流抑制回路例を示す図である。
Vin：入力電源 Cin：入力コンデンサ N3：電力変換部 N4：負荷 SW1：スイッチ D1：ツェナーダイオード D2：ツェナーダイオード D3：ダイオード D4：ツェナーダイオード R1〜R13：抵抗 Q2：MOSFET Q3、Q4、Q5：BJT
Claims (6)
- 【請求項１】 入力コンデンサと、 前記入力コンデンサへの突入電流を抑制する突入電流抑
制素子と、 前記突入電流抑制素子の導通切替を行う第１のスイッチ
素子と、 前記入力コンデンサの充電状態に応じて前記第１のスイ
ッチ素子を制御する第１の制御手段と、 を備えたことを特徴とする突入電流抑制回路。 - 【請求項２】 前記突入電流抑制素子は、抵抗であり、 前記第１のスイッチ素子は、トランジスタであり、 前記第１の制御手段は、ツェナーダイオードであって、
前記入力コンデンサの充電電圧が前記ツェナーダイオー
ドのツェナー電圧を超えることによって前記第１のスイ
ッチ素子を制御することを特徴とする請求項１に記載の
突入電流抑制回路。 - 【請求項３】 前記突入電流抑制素子の電流抑制状態に
応じて前記第１のスイッチ素子を制御する第２のスイッ
チ素子と、 を備えたことを特徴とする請求項１または２に記載の突
入電流抑制回路。 - 【請求項４】 前記突入電流抑制素子は、抵抗であり前
記第１のスイッチ素子は、トランジスタであり前記第２
のスイッチ素子は、ダイオードであって、前記ダイオー
ドに逆バイアスがかかることによって前記突入電流抑制
素子の電流抑制状態を判断して前記第１のスイッチ素子
を制御することを特徴とする請求項３に記載の突入電流
抑制回路。 - 【請求項５】 入力コンデンサと、 前記入力コンデンサへの突入電流を抑制する突入電流抑
制素子と、 前記突入電流抑制素子の導通切替を行う第１のスイッチ
素子と、 前記入力コンデンサの充電状態に応じて前記スイッチ素
子を制御し、かつ、前記第１のスイッチ素子への電荷の
蓄積を制御する第２の制御手段と、 を備えたことを特徴とする突入電流抑制回路。 - 【請求項６】前記突入電流抑制素子は、抵抗であり前記
第１のスイッチ素子は、トランジスタであり前記第２の
制御手段は、トランジスタであって、前記第１のスイッ
チ素子へ電荷の蓄積を行う低インピーダンス素子の導通
切替を行うことで、前記第１のスイッチ素子への電荷の
蓄積を制御することを特徴とする請求項５に記載の突入
電流抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000168929A JP2001352669A (ja) | 2000-06-06 | 2000-06-06 | 突入電流抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000168929A JP2001352669A (ja) | 2000-06-06 | 2000-06-06 | 突入電流抑制回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001352669A true JP2001352669A (ja) | 2001-12-21 |
Family
ID=18671867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000168929A Pending JP2001352669A (ja) | 2000-06-06 | 2000-06-06 | 突入電流抑制回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001352669A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010051102A (ja) * | 2008-08-22 | 2010-03-04 | Oki Electric Ind Co Ltd | 突入電流抑制回路 |
| JP2015065760A (ja) * | 2013-09-25 | 2015-04-09 | 沖電気工業株式会社 | 突入電流抑制回路及び電源装置 |
| JP2020114196A (ja) * | 2019-01-17 | 2020-07-30 | 日本たばこ産業株式会社 | エアロゾル吸引器用の電源ユニット |
| CN115360897A (zh) * | 2022-10-20 | 2022-11-18 | 陕西中科天地航空模块有限公司 | 一种机载dc-dc滤波电流抑制装置 |
-
2000
- 2000-06-06 JP JP2000168929A patent/JP2001352669A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010051102A (ja) * | 2008-08-22 | 2010-03-04 | Oki Electric Ind Co Ltd | 突入電流抑制回路 |
| JP2015065760A (ja) * | 2013-09-25 | 2015-04-09 | 沖電気工業株式会社 | 突入電流抑制回路及び電源装置 |
| JP2020114196A (ja) * | 2019-01-17 | 2020-07-30 | 日本たばこ産業株式会社 | エアロゾル吸引器用の電源ユニット |
| JP2020114204A (ja) * | 2019-01-17 | 2020-07-30 | 日本たばこ産業株式会社 | エアロゾル吸引器用の電源ユニット |
| EA036563B1 (ru) * | 2019-01-17 | 2020-11-24 | Джапан Тобакко Инк. | Блок питания для аэрозольного ингалятора |
| US11005282B2 (en) | 2019-01-17 | 2021-05-11 | Japan Tobacco Inc. | Power supply unit for aerosol inhaler |
| US11699914B2 (en) | 2019-01-17 | 2023-07-11 | Japan Tobacco Inc. | Power supply unit for aerosol inhaler provided with zener diode connected in parallel with charger |
| CN115360897A (zh) * | 2022-10-20 | 2022-11-18 | 陕西中科天地航空模块有限公司 | 一种机载dc-dc滤波电流抑制装置 |
| CN115360897B (zh) * | 2022-10-20 | 2023-02-14 | 陕西中科天地航空模块有限公司 | 一种机载dc-dc滤波电流抑制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5135214B2 (ja) | ソフトスタート回路を備えた突入電流制御システムおよび方法 | |
| US5087871A (en) | Power supply with inrush current limiter | |
| US6542344B1 (en) | Switching regulator | |
| WO2017094095A1 (ja) | 突入電流防止回路 | |
| JP2000253650A (ja) | スイッチング電源装置 | |
| US6891425B1 (en) | Low voltage or'ing circuits and methods with zero recovery time | |
| US6836102B2 (en) | Booster type switching regulator | |
| JP3301472B2 (ja) | 突入電流防止機能を有する回路装置 | |
| TW200525852A (en) | Switching regulator | |
| JP2001352669A (ja) | 突入電流抑制回路 | |
| CN110932531A (zh) | 驱动电路及供电控制电路 | |
| CN216056334U (zh) | 一种防反接缓启动直流电路 | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| JP2002093264A (ja) | 接点損傷防止回路 | |
| CN210469110U (zh) | 一种分立式高边驱动电路系统 | |
| CN111367338B (zh) | 一种基于反馈控制的自复式开关电路及控制方法 | |
| CN113472048A (zh) | 一种开关机控制系统和开关电源供电系统 | |
| EP0425039B1 (en) | Power supply circuit for direct voltage regulators with step-up configuration | |
| CN113258548A (zh) | 供电电路和电源系统 | |
| CN108768356B (zh) | 一种上电自锁控制电路和电源 | |
| JP5645263B2 (ja) | 電源装置 | |
| US6870721B2 (en) | Apparatus for power source protection with automatic latch-off | |
| CN220985311U (zh) | 高边开关输出电路 | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| JP2004048888A (ja) | 突入電流防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |