JPH01272273A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像情報等を記録・再生する映像信号処理装置
に関するものである。

従来の技術 近年フィールドメモリヲ用いて映像信号を処理したビデ
オテープレコーダ（以下ＶＴＲと記す）が商品化されて
いる。ＶＴＲにおいて、フィールドメモリを使用する機
能としては、早送シ再生・巻戻し再生時のスキュー取り
やタイムペースコレクタ等が行なわれているが、これら
の機能は、入力映像信号より分離した垂直・水平同期信
号でメモリーに書き込み、メモリーの読み出しは同期信
号とは無関係の安定したカウンターで行なっている。こ
のため、メモリーの書き込みと読み出しが非同期となり
、ディジタル処理した信号から元のディジタル処理しな
い入力信号に切り換えた際、出力映像信号の垂直同期信
号が乱れて画面が縦ゆれしてしまう。

以下図面を参照しながら、上述した従来の映像信号処理
装置の一例について説明する。

第３図は従来の入力映像信号と非同期で読み出している
回路構成の場合のディジタル映像信号から入力映像信号
に切り換える映像信号処理装置のブロック図を示すもの
である。第３図において、１は映像信号の入力端子、２
は入力された映像信号をディジタルビデオ信号にアナロ
グ−ディジタル変換するＡＤ変換器、３は少なくとも１
フィールドを蓄積することができるメモリ、４はディジ
タルビデオ信号をディジタル−アナログ変換する０人変
換器、５は入力された映像信号を垂直同期信号と水平同
期信号に分離する同期分離回路、６は同期分離回路５か
ら出力された信号を基準にして、ＡＤ変換器２とメモリ
３の書き込みを制御するためのクロックを発生する書き
込みクロック発生回路、７は書き込みクロック発生回路
ｅからのクロックと、同期分離回路５からの信号に従っ
てメモリの書き込みアドレスを発生する書き込みアドレ
スカウンタ、８は入力された映像信号と同期せずにメモ
リ３とＤＡ変換器４の読み出しを制御するためのクロッ
クを発生する読み出しクロック発生回路、９は読み出し
クロック発生回路８からの信号によってメモリの読み出
しアドレスを発生する読み出しアドレスカウンタ、１０
はＨｉｇｈレベルのパルスで入力映像信号を選び、Ｌｏ
ｗ　レベルのパルスでディジタル処理された映像信号を
切り換えるスイッチ、１１はスイッチ１０の切り換えを
する切換指令発生回路、１２は映像信号の出力端子であ
る。

以上のように構成された従来のメモリからの入力映像信
号と非同期で読み出しを行なっている映像信号処理装置
について、以下第３図を用いてその動作を説明する。

第３図の入力端子１から入力された映像信号は、同期分
離回路６で分離された同期信号を基準にし。

で、書き込みクロック発生回路６でＡＤ変換器２とメモ
リ３を制御するためのクロックを発生させる。また書き
込みクロック発生回路６の信号と同期分離回路６で分離
された同期信号によってメモリの書き込みアドレスカウ
ンタ７を動作させメモリの書き込みアドレスを発生させ
る。入力された映像信号とは同期せずにメモリ３と０人
変換器４の読み出しを制御するためのクロックを発生す
る読み出しクロック発生回路８によって読み出しアドレ
スカウンタ９を動作させメモリの読み出しアドレスを発
生させる。以上の制御によって映像信号をＡＤ変換して
メモリ３で所望の処理を行なった後ＤＡ変換して得られ
るディジタル映像信号と入力された映像信号を切換指令
発生回路１１によって、スイッチ１０で切シ換えて出力
端子１２から出力している。

発明が解決しようとする課題 しかしながら上記のような構成では、入力映像信号とデ
ィジタル映像信号とで同期が合っていないために切り換
えた時に画面が乱れてしまうという問題点を有していた
。

本発明は上記問題点を鑑み、入力された映像信号と同期
が合っていないディジタル映像信号の同期を合わせるこ
とにより、切り換えた時のテレビジョン画面の乱れとい
う問題点を解決した映像信号処理装置を提供するもので
ある。

課題を解決するための手段 上記問題点を解決するために本発明の映像信号処理装置
は、入力映像信号をＡＤ変換し、前記映像信号より分離
された垂直同期信号を基に作られた書き込み基準信号に
よってメモリ開始アドレスにプリセットされる書き込み
アドレスカウンタによって少なくとも１フィールドの容
量を蓄積することができるメモリにＡＤ変換された信号
を書き込み、前記書き込み基準信号とは無関係で任意の
数Ｎ（Ｎは整数）の水平同期信号分のアドレスをカウン
トしたら読み出し基準信号？発生し、前記メモリ開始ア
ドレスにプリセットされる読み出しアドレスカウンタに
よって前記メモリから読み出し、メモリから読み出した
信号ｉ１）ム変換し、ＤＡ変換した映像信号と前記入力
映像信号との切換スイッチによって映像信号を出力して
いる映像信号処理装置であって、前記書き込み基準信号
と前記読み出し基準信号との時間差を測定する時間差測
定回路と、前記時間差測定回路の出力結果に応じて時間
差が無くなるよう前記Ｈの値を設定する読み出しアドレ
ス値設定回路と、ＤＡ変換の出力信号から前記入力映像
信号に切り換える際前記時間差測定回路において前記書
き込み基準信号と前記読み出し基準信号とが一致したら
切り換えるよう制御する切換信号制御回路とを備えたも
のである。

作用 本発明は上記した構成によって、入力された映像信号と
同期が合っていないディジタル映像信号？入力映像信号
と同期合わせした後で切り換えるためにテレビジョン画
面が乱れるという問題点が無くなりスムーズにディジタ
ル映像信号と入力映像信号の切り換えを行なうことがで
きる。また外部入力映像信号から放送波を受信した映像
信号に切り換える前や、テレビジョン受像機のチャンネ
ルを切り換える前に一度ディジタル処理を行ない、上記
の処理を行なうことにより、チャンネル切り換え時の画
面孔れは無くなる。

実施例 以下、本発明の一実施例の入力画像信号とディジタル画
像信号の切換えをスムーズにする映像信号処理装置につ
いて、図面を参照しながら説明する。

第１図は本発明の一実施例の入力画像信号とディジタル
画像信号の切り換えをスムーズにする映像信号処理装置
のブロック図を示すものである。

第１図において、２１は映像信号の入力端子、２２は入
力された映像信号をディジタルビデオ信号にアナログ−
ディジタル変換するＡＤ変換器、２３は少なくとも１フ
ィールドを蓄積することができるメモリ、２４はディジ
タルビデオ信号を映像信号にディジタル−アナログ変換
するＤＡ変換器、２６は入力された映像信号を垂直同期
信号と水平同期信号に分離する同期分離回路、２６は同
期分離回路２５から出力された信号を基準にしてＡＤ変
換器２２とメモリ２３の書き込みを制御するためのクロ
ックを発生する書き込みクロック発生回路、２７は同期
分離回路２５で分離した垂直同期信号を基に作られた書
き込み基準信号と書き込みクロック発生回路２６からの
信号によってメモリの書き込みアドレスを発生する書き
込みアドレスカウンタである。

２８は入力された映像信号と同期せずにメモリ２３とＤ
Ａ変換器２４の読み出しを制御するだめのクロックを発
生する読み出しクロック発生回路、２９は読み出しクロ
ック発生回路２８からの信号によってメモリの読み出し
アドレスを発生し、任意の数Ｎ（Ｈの値はＮＴＳＣ方式
の場合、２６０゜２６１　．２６２，２６３程度）の水
平同期信号分のアドレスをカウントしたら読み出し基準
信号を発生する読み出しアドレスカウンタである。３゜
は同期分離回路２６で分離された垂直同期信号を基に作
られた書き込み基準信号と、読み出しアドレスカウンタ
２９から出力された読み出し基準信号との時間差を測定
する時間差測定回路である。

３１は０人変換器からの出力信号と入力信号の切り換え
を指令する切換指令発生回路、３２は切換指令発生回路
３１で切換指令が出力されるまでは読み出しアドレスカ
ウンタ２９の任意の値Ｎｉ保持し続け、切換指令発生回
路３１で切換指令が出力された後で時間差測定回路３１
で書き込み基準信号と読み出し基準信号に時間差がある
時に、読み出しアドレスカウンタ２９の任意の値Ｎｉ変
えることにより除々に書き込み基準信号と読み出し基準
信号を一致させるようにする読み出しアドレス値設定回
路、３３は切換指令発生回路３１で切換指令が出力され
、かつ時間差測定回路３０で書き込み基準信号と読み出
し基準信号が一致した時に、０人変換器の出力信号と入
力信号の切り換え信号を発生する切換信号制御回路、３
４は０人変換器の出力信号と入力信号を切り換えるスイ
ッチ、３６は出力端子である。

以上のように構成された映像信号処理装置について以下
第１図、第２図を用いてその動作を説明する。

第２図は入力された映像信号に同期した垂直同期信号を
基に作られた書き込み基準信号と読み出し基準信号との
時間差及び入力信号と０人変換器からの出力信号の切り
換えスイッチを制御する信号を表わすタイミング図であ
る。（＆）は切換指令発生回路３１で出力されるＤＡ変
換器の出力信号と入力信号の切り換え指令でＬｏｗレベ
ルはＤＡ変換器の出力信号、Ｈｉｇｈレベルは入力信号
であり、（ｂ）は書き込み基準信号、（Ｃｔ）は読み出
し基準信号、（ｄ）は書き込み基準信号と読み出し基準
信号が一致した時に時間差測定回路３ｏから出力される
信号、（ｅ）は切換信号制御回路３３から出力される信
号、ｔ（１−ｔ４は書き込み基準信号と読み出し基準信
号との時間差を表わすものである。

第１図において、入力端子２１から入力された映像信号
を同期信号分離回路２６で分離された垂直同期信号を基
に作られた書き込み基準信号によって書き込みクロック
発生回路２６で信号を作り、ＡＤ変換器２２でディジタ
ル信号に変換した後、書き込み基準信号と書き込みクロ
ック発生回路２６によって書き込みアドレスカウンタ２
７からアドレスを発生し、メモリ２３に書き込み、読み
出す時は書き込み基準信号とは無関係に任意の数Ｎ（Ｎ
（７）値はＮＴＳＯ方式の場合２６０，２６１　。

２６２．２６３程度が良いが、例えば２５ｏ。

２７６等でも動作は同様である）の水平同期信号分のア
ドレスをカウントしたら読み出し基準信号を発生し、メ
モリ２３の開始アドレスにプリセットされる読み出しア
ドレスカウンタ２９と読み出しクロック発生回路２日に
よってメモリ２３から読み出し、メモリ読み出し信号１
ｔ、Ｔ３人変換器２４でアナログ信号に変換し、ＤＡ変
換した映像信号と入力映像信号とをスイッチ３４によっ
て切り換えて映像信号を出力している映像信号処理装置
において、書き込み基準信号と読み出し基準信号との時
間差を時間差測定回路３ｏで測定して、時間差測定回路
３ｏの出力結果に応じて時間差が無くなるようにする。

第２図において波形（ｂ）の書き込み基準信号と波形（
０）の読み出し基準信号がディジタル処理されている時
にはｔ。、ｔ、のような時間差を持っているが、切換指
令発生回路３１で（ａ）のような指令が出力された後は
、ｔ２　、ｔ５１　ｔ４のように書き込み基準信号と読
み出し基準信号との時間差を小さくし、一致するように
する。例えば、任意に設定した値を２６２とした場合に
時間差が大きい時には読み出しアドレス値設定回路３１
の値を２６０にして読み出しアドレスカウンタ２９にフ
ィードバックすることで、波形（ｂ）の１２．１５のよ
うに急に書き込み基準信号に近づけ、時間差が小さくな
ったらアドレス値設定回路３１の値’１２８２にして読
み出しアドレスカウンタ２９にフィードバックすること
で徐々に一致するよう制御し、書き込み基準信号と読み
出し基準信号が一致したら時間差測定回路３０から波形
（ｄ）のようにＬｏｗレベルのパルスを出力する。つま
ｆ）ＤＡ変換器の出力信号から入力信号に切り換える指
令を切換指令発生回路３１から出力しても時間差測定回
路３０から波形（ｄ）のよりなＬｏｗレベルの信号が出
力されない限り切換信号制御回路３３からは、ＤＡ変換
器の出力信号と入力信号を切り換える切換スイッチ３４
を制御する信号（ｅ）は出力されない。切換信号制御回
路３３から信号が出力されることによって、切換スイッ
チ３４が切シ変わυ、入力信号または０人変換器の出力
信号が出力端子から出力される。

また時間差測定回路３０．切換指令発生回路３１、読み
出しアドレス値設定回路３２、切換信号制御回路３３は
、マイクロコンピュータによって容易に実施することが
できる。

以上のように本実施例によれば、入力された映像信号と
同期がとれていない信号の切り換えにおいて、画面の乱
れが生じるという問題点を解決することかできる。

発明の効果 以上のように本発明によれば、入力された映像信号と同
期が合っていないディジタル映像信号を入力映像信号と
同期合わせした後で切り換えるためにスムーズに切り換
えを行なうことができる。

また外部入力映像信号から放送波を受信した映像信号に
切り換える前や、テレビジョン受像機のチャンネルを切
り換える前に一度ディジタル処理を行ない、上記の処理
を行なうことにより、チャンネル切り換え時の画面の乱
れは無くなり、画面をスムーズに切り換えることが可能
となるものである。

【図面の簡単な説明】

第１図は本発明の一実施例の映像信号処理装置のブロッ
ク図、第２図は切換信号制御回路の出力波形を表わすタ
イミング図、第３図は従来の溝成の映像信号処理装置の
ブロック図である。 ２１・・・・・・入力端子、２２・・・・・・ＡＤ変換
器、２３・・・・・・メモリ、２４・・・・・・ＤＡ変
換器、２６・・・・・・同期分離回路、２６・・・・・
・書き込みクロック発生回路、２７・・・・・・書き込
みアドレスカウンタ、２８・・・・・・読み出しクロッ
ク発生回路、２９・・・・・・読み出しアドレスカウン
タ、３０・・・・・・時間差測定回路、３１・・・・・
・切換指令発生回路、３２・・・・・・読み出しアドレ
ス値設定回路、３３・・・・・・切換信号制御回路、３
４・・・・・・スイッチ、３５・・・・・・出力端子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 （Ｏ （ｄ〕 （ｅ）

Claims (2)

【特許請求の範囲】
1. （１）入力映像信号をＡＤ変換し、前記映像信号より分
   離された垂直同期信号を基に作られた書き込み基準信号
   によってメモリ開始アドレスにプリセットされる書き込
   みアドレスカウンタによって、少なくとも１フィールド
   の容量を蓄積することができるメモリにＡＤ変換された
   信号を書き込み、前記書き込み基準信号とは無関係で、
   任意の数Ｎ（Ｎは整数）の水平同期信号分のアドレスを
   カウントしたら読み出し基準信号を発生し、前記メモリ
   開始アドレスにプリセットされる読み出しアドレスカウ
   ンタによって前記メモリから読み出し、メモリから読み
   出した信号をＤＡ変換し、ＤＡ変換した映像信号と前記
   入力映像信号とを切換スイッチによって出力している映
   像信号処理装置であって、前記書き込み基準信号と前記
   読み出し基準信号との時間差を測定する時間差測定回路
   と、前記時間差測定回路の出力結果に応じて時間差が無
   くなるよう前記Ｎの値を設定する読み出しアドレス値設
   定回路と、ＤＡ変換の出力信号から前記入力映像信号に
   切り換える際前記時間差測定回路において前記書き込み
   基準信号と前記読み出し基準信号とが一致したら切り換
   えるよう制御する切換信号制御回路とを備えることを特
   徴とする映像信号処理装置。
2. （２）書き込み基準信号は入力映像信号の垂直同期信号
   より数Ｈ（Ｈは水平同期信号）前に出力されることを特
   徴とする請求項１記載の映像信号処理装置。