JPH01272109A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01272109A JPH01272109A JP10031188A JP10031188A JPH01272109A JP H01272109 A JPH01272109 A JP H01272109A JP 10031188 A JP10031188 A JP 10031188A JP 10031188 A JP10031188 A JP 10031188A JP H01272109 A JPH01272109 A JP H01272109A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plane
- oxygen concentration
- oxidation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000013078 crystal Substances 0.000 claims abstract description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 abstract description 15
- 238000007254 oxidation reaction Methods 0.000 abstract description 15
- 230000008646 thermal stress Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000862 absorption spectrum Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用の半導体結晶基板に係り、特に熱
処理工程で発生する酸化誘起積層欠陥や熱応力転位の発
生を防止できるとともに、エピタキシャル成長時の埋込
層パターンシフトを最小に抑えることのできる高品質単
結晶シリコン基板に関する。
処理工程で発生する酸化誘起積層欠陥や熱応力転位の発
生を防止できるとともに、エピタキシャル成長時の埋込
層パターンシフトを最小に抑えることのできる高品質単
結晶シリコン基板に関する。
半導体装置用のシリコン結晶基板については、本出願人
の出願に係る特公昭50−182号公報に記載されてい
る。
の出願に係る特公昭50−182号公報に記載されてい
る。
従来よりシリコン結晶基板の上にエピタキシャル成長に
よりシリコン層を形成し、この表面に生成した酸化膜を
マスクに不純物の選択拡散による素子領域を形成して半
導体装置を製造している。
よりシリコン層を形成し、この表面に生成した酸化膜を
マスクに不純物の選択拡散による素子領域を形成して半
導体装置を製造している。
基板に使用するシリコン結晶は(100)面をそのまま
主面とするか、あるいは(100)71から2.5〜1
5の範囲内で〈lOO〉方向に傾斜させて酸化誘起積層
欠陥の発生を防止してきた。
主面とするか、あるいは(100)71から2.5〜1
5の範囲内で〈lOO〉方向に傾斜させて酸化誘起積層
欠陥の発生を防止してきた。
第1図は従来の(100)面に対し結晶軸な4傾斜させ
たシリコン結晶基板を用い、その上にエピタキシャル成
長させたデバイス完成時の断面構造を示しである。1は
p型基板、2はコレクタn型高濃度埋込層、3はエピタ
キシャル成長n−型層、4は素子分離用p型拡散層、5
はコレクタコンタクトn 型層、6はベース、7はエミ
ッタである。破線8で示した基板表面間の形状がエピタ
キシャル成長層表面9で大きくシフト(右側に)してい
るため素子分離に多くの領域を必要としている。
たシリコン結晶基板を用い、その上にエピタキシャル成
長させたデバイス完成時の断面構造を示しである。1は
p型基板、2はコレクタn型高濃度埋込層、3はエピタ
キシャル成長n−型層、4は素子分離用p型拡散層、5
はコレクタコンタクトn 型層、6はベース、7はエミ
ッタである。破線8で示した基板表面間の形状がエピタ
キシャル成長層表面9で大きくシフト(右側に)してい
るため素子分離に多くの領域を必要としている。
なお、この例において、エピタキシャルn層3の表面に
おける酸化誘起積層欠陥(20)の密度は4.0X10
”個/ (B S程度である。
おける酸化誘起積層欠陥(20)の密度は4.0X10
”個/ (B S程度である。
第2図は同じ〈従来の例であって、(100)面におい
て4傾斜を無くしただけの場合を示している。上記と同
様に11はp型基板、12はコレクタ高濃度層、13は
エピタキシャル成AM、14は素子分離用p型拡散層、
15はコレクタコンタクト、16はミース、17はエミ
ッタである。
て4傾斜を無くしただけの場合を示している。上記と同
様に11はp型基板、12はコレクタ高濃度層、13は
エピタキシャル成AM、14は素子分離用p型拡散層、
15はコレクタコンタクト、16はミース、17はエミ
ッタである。
破線18で示した基板表面の形状がシフトすることなく
そのままの位置でエピタキシャル成長層表面19に引き
継がれている。
そのままの位置でエピタキシャル成長層表面19に引き
継がれている。
ただし、基板の酸素濃度が不適切の場合、斜線のハツチ
ング20で示すように酸化誘起積層欠陥や、熱応力転位
が発生し易い。
ング20で示すように酸化誘起積層欠陥や、熱応力転位
が発生し易い。
前述した半導体装置の製造のためのエピタキシャル成長
層において、そのシリコンの成長速度や酸化速度に結晶
の面方位依存性があることにより、(100)面から傾
けた結晶基板を使用することくより、エピタキシャル成
長時に基板埋込層パターンが結晶軸方向にシフトする問
題や、選択酸化。
層において、そのシリコンの成長速度や酸化速度に結晶
の面方位依存性があることにより、(100)面から傾
けた結晶基板を使用することくより、エピタキシャル成
長時に基板埋込層パターンが結晶軸方向にシフトする問
題や、選択酸化。
パターンのズレによる非対称等が生じる問題があり、ま
た、(100)面をそのまま主面に使った結晶基板を使
用する場合にパターンシフトはなくなるがエピタキシャ
ル層表面での酸化誘起積層欠陥を完全になくすことはで
きなかった。
た、(100)面をそのまま主面に使った結晶基板を使
用する場合にパターンシフトはなくなるがエピタキシャ
ル層表面での酸化誘起積層欠陥を完全になくすことはで
きなかった。
本発明の目的は、エピタキシャル成長時の基板埋込層の
パターンシフトや選択酸化パターンの非対称を本質的に
解決してデバイスの微細化を促進し、しかも基板に適度
なゲッター作用を持たせて工程汚染によって発生し易い
酸化誘起積層欠陥を防止するとともK、余分なバルク欠
陥形成による熱応力転位の発生をも防止できる高品質シ
リコン単結晶基板を提供することKある。
パターンシフトや選択酸化パターンの非対称を本質的に
解決してデバイスの微細化を促進し、しかも基板に適度
なゲッター作用を持たせて工程汚染によって発生し易い
酸化誘起積層欠陥を防止するとともK、余分なバルク欠
陥形成による熱応力転位の発生をも防止できる高品質シ
リコン単結晶基板を提供することKある。
上記目的を達成するために、本発明の半導体結晶基板は
半導体装置において主面が(100)面方位ないしそれ
に対し15近傍傾いた面をもち、格子間酸素濃度が8.
5X10’7〜10.5X101マatoms/mlの
範囲であるシリコン結晶を基板とするものである。
半導体装置において主面が(100)面方位ないしそれ
に対し15近傍傾いた面をもち、格子間酸素濃度が8.
5X10’7〜10.5X101マatoms/mlの
範囲であるシリコン結晶を基板とするものである。
上記のよ5に構成された半導体装置においては、(10
0)結晶軸の4傾斜を無くすことにより、完全に4回対
称の基板とし、エピタキシャル成長時のパターンシフト
や選択酸化パターンの非対称を解決した。一方、それに
よって失われた酸化誘起積層欠陥防止効果を、基板の格
子間酸素濃度の下限値を8.5X10’丁atoms/
備畠と定めることにより生じる基板のゲッター効果で代
替した。更に、基板の格子間酸素濃度を特定することに
より余分な酸素析出による基板強度の劣化、熱応力転位
の発生を防止する。
0)結晶軸の4傾斜を無くすことにより、完全に4回対
称の基板とし、エピタキシャル成長時のパターンシフト
や選択酸化パターンの非対称を解決した。一方、それに
よって失われた酸化誘起積層欠陥防止効果を、基板の格
子間酸素濃度の下限値を8.5X10’丁atoms/
備畠と定めることにより生じる基板のゲッター効果で代
替した。更に、基板の格子間酸素濃度を特定することに
より余分な酸素析出による基板強度の劣化、熱応力転位
の発生を防止する。
なお、主面が(100)面に対し傾いた結晶を基板に使
用すれば、酸化膜誘起積層欠陥の発生なさらに完全く低
減できる(この場合、エピタキシャル層表面のパターン
シフトを考慮に入れない)。
用すれば、酸化膜誘起積層欠陥の発生なさらに完全く低
減できる(この場合、エピタキシャル層表面のパターン
シフトを考慮に入れない)。
実施例について図面を参照し説明する。
第3図は本発明による結晶基板を用いて製造したデバイ
スの縦断面図である。使用した基板は(100)面をそ
のまま主面に選び、格子間酸素濃度(8,5〜10.5
) X 101′Iatoms/cm”のシリコン結
晶でこのうえにエピタキシャル成長させてバイポーラI
Cを形成したものである。
スの縦断面図である。使用した基板は(100)面をそ
のまま主面に選び、格子間酸素濃度(8,5〜10.5
) X 101′Iatoms/cm”のシリコン結
晶でこのうえにエピタキシャル成長させてバイポーラI
Cを形成したものである。
31はp型基板、32はコレクタn型高濃度層、33は
エピタキシャル成長層、34は素子分離用p型拡散層、
35はコレクタコンタクト、36はベース、37はエミ
ッタである。第2図の場合と同様に破線38で示した基
板表面の形状がシフトすることなくそのままの位置でエ
ピタキシャル成長層表面39に引き継がれている。この
場合は欠陥の発生は見られない。
エピタキシャル成長層、34は素子分離用p型拡散層、
35はコレクタコンタクト、36はベース、37はエミ
ッタである。第2図の場合と同様に破線38で示した基
板表面の形状がシフトすることなくそのままの位置でエ
ピタキシャル成長層表面39に引き継がれている。この
場合は欠陥の発生は見られない。
第4図は本発明による結晶(格子間酸素濃度は第3図の
場合と同じ)を用い、結晶軸を傾斜させた基板を使い、
その上にエピタキシャル成長させて製造したバイポーラ
ICの縦断面図である。
場合と同じ)を用い、結晶軸を傾斜させた基板を使い、
その上にエピタキシャル成長させて製造したバイポーラ
ICの縦断面図である。
4工はp型基板、42はコレクタn ii!i11度
埋込層、43はエピタキシャル成長層、44は素子分離
用p散拡散層である。破線8で示した基板表面の形状が
エピタキシャル成長層表面で大きくシフトしている。
埋込層、43はエピタキシャル成長層、44は素子分離
用p散拡散層である。破線8で示した基板表面の形状が
エピタキシャル成長層表面で大きくシフトしている。
この例において、エピタキシャル層の表面における酸化
誘起積欠陥は、第3図の場合よりもさらに大幅に低減し
ている。
誘起積欠陥は、第3図の場合よりもさらに大幅に低減し
ている。
下表は従来公知の場合の例(第1図、第2図に対応)と
本発明の場合の例(第3図、第4図)について積層欠陥
の低減効果とパターン・シフト低減効果とを対照させた
ものである。
本発明の場合の例(第3図、第4図)について積層欠陥
の低減効果とパターン・シフト低減効果とを対照させた
ものである。
ただし、赤外吸収スペクトルから格子間酸素濃度を求め
るための換算係数は3. OX 10 ” atoms
/lxs とする。
るための換算係数は3. OX 10 ” atoms
/lxs とする。
本発明によれば、(100)面をそのままとした結晶を
使った場合K、エピタキシャル成!時の埋込層パターン
のシフト量をエピタキシャル膜厚の50%以下にでき、
しかも酸化誘起積層欠陥と熱応力転位の発生を防止でき
るため、微細な高性能高集積デバイスを高歩留で得られ
るという効果が得られる。
使った場合K、エピタキシャル成!時の埋込層パターン
のシフト量をエピタキシャル膜厚の50%以下にでき、
しかも酸化誘起積層欠陥と熱応力転位の発生を防止でき
るため、微細な高性能高集積デバイスを高歩留で得られ
るという効果が得られる。
また、(100)結晶軸を4°傾斜させた場合、エピタ
キシャル成長時の埋込層パターンのシフト量を考慮に入
れなければ、表面の酸化誘起積層欠陥を大幅に低減でき
、高性能のデバイスが得られるという動線が得られる。
キシャル成長時の埋込層パターンのシフト量を考慮に入
れなければ、表面の酸化誘起積層欠陥を大幅に低減でき
、高性能のデバイスが得られるという動線が得られる。
第1図は従来例を示し結晶軸を(100)から傾斜させ
た基板を使って製造したバイポーラICの縦断面図であ
る。 第2図は従来例を示し、結晶軸を(100)そのままと
した基板を使って製造したバイポーラICの縦断面図で
ある。 第3図は本発明の一実施例であって、結晶軸を(100
)そのままとし、かつ格子間酸素濃度を特定した基板を
使って製造したバイポーラICの縦断面図である。 第4図は本発明の他の実施例であって、結晶軸を(10
0)から傾斜させ、かつ格子間酸素濃度を特定した基板
を使って製造したバイポーラICの縦断面図である。 1.11.31.41・・・p型基板、2.12゜32
.42− コレクタn型高濃度層、3.13゜33.4
3・・・エピタキシャル成長層、4.14゜34.44
・・・素子分離用p散拡散層、5,15゜35.45川
コレクタコンタクト、6,16゜36.46・・・ベー
ス、7.17.37.47川エミツタ、8.18.38
.48・・・基板表面の形状、9.19.39.49・
・・エピタキシャル成長層表面、20・・・酸化誘起積
層欠陥。 代理人 弁理士 小 川 勝 男(パ)第 1
図 (=4.1゜ /−(lρθ)4110ガ苓棲 3−工こ・2モミイIし雪 20−蛭品で4 第3図6、□□) ダJ−ニレ1ダ代シイJし4ゴ
た基板を使って製造したバイポーラICの縦断面図であ
る。 第2図は従来例を示し、結晶軸を(100)そのままと
した基板を使って製造したバイポーラICの縦断面図で
ある。 第3図は本発明の一実施例であって、結晶軸を(100
)そのままとし、かつ格子間酸素濃度を特定した基板を
使って製造したバイポーラICの縦断面図である。 第4図は本発明の他の実施例であって、結晶軸を(10
0)から傾斜させ、かつ格子間酸素濃度を特定した基板
を使って製造したバイポーラICの縦断面図である。 1.11.31.41・・・p型基板、2.12゜32
.42− コレクタn型高濃度層、3.13゜33.4
3・・・エピタキシャル成長層、4.14゜34.44
・・・素子分離用p散拡散層、5,15゜35.45川
コレクタコンタクト、6,16゜36.46・・・ベー
ス、7.17.37.47川エミツタ、8.18.38
.48・・・基板表面の形状、9.19.39.49・
・・エピタキシャル成長層表面、20・・・酸化誘起積
層欠陥。 代理人 弁理士 小 川 勝 男(パ)第 1
図 (=4.1゜ /−(lρθ)4110ガ苓棲 3−工こ・2モミイIし雪 20−蛭品で4 第3図6、□□) ダJ−ニレ1ダ代シイJし4ゴ
Claims (1)
- 【特許請求の範囲】 1、主面が(100)面方位または、それに対し15゜
近傍以内傾いた面をもち、格子間酸素濃度が8.5×1
0^1^7〜10.5×10^1^7stoms/cm
^3の範囲であるシリコン結晶を基板とすることを特徴
とする半導体装置。 2、特許請求の範囲第1項に記載の半導体装置において
、基板の主面上にエピタキシャル成長層が形成されてい
る。 3、特許請求の範囲第1項に記載の半導体装置において
、基板の主面が(100)面方位であることを特徴とす
る。 4、特許請求の範囲第1項に記載の半導体装置において
、基板の主面が(100)面方位に対し15゜近傍以内
傾いた面を有することを特徴とする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10031188A JPH01272109A (ja) | 1988-04-25 | 1988-04-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10031188A JPH01272109A (ja) | 1988-04-25 | 1988-04-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01272109A true JPH01272109A (ja) | 1989-10-31 |
Family
ID=14270628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10031188A Pending JPH01272109A (ja) | 1988-04-25 | 1988-04-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01272109A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001056071A1 (fr) * | 2000-01-26 | 2001-08-02 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche epitaxiale de silicium |
-
1988
- 1988-04-25 JP JP10031188A patent/JPH01272109A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001056071A1 (fr) * | 2000-01-26 | 2001-08-02 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche epitaxiale de silicium |
KR100760736B1 (ko) * | 2000-01-26 | 2007-09-21 | 신에쯔 한도타이 가부시키가이샤 | 실리콘에피택셜 웨이퍼의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03280538A (ja) | 半導体素子形成用基板の製造方法 | |
JP2908150B2 (ja) | Soi基板構造及びその製造方法 | |
JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
JP2546986B2 (ja) | 半導体ウエ−ハ及びその製造方法 | |
JPH0437152A (ja) | 半導体装置の製造方法 | |
JP3888416B2 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
JPH01272109A (ja) | 半導体装置 | |
JPH02250329A (ja) | 半導体デバイスおよび張り合わせ基板ならびにその製造方法 | |
JPS60193324A (ja) | 半導体基板の製造方法 | |
JP3382114B2 (ja) | 半導体装置及びその製造方法 | |
JP2619734B2 (ja) | 半導体基板およびその製造方法 | |
JPH06181334A (ja) | 半導体素子の製造方法 | |
JP2813978B2 (ja) | 半導体基板 | |
JPS63207119A (ja) | 気相成長方法 | |
JPS59124711A (ja) | 半導体装置の製造方法 | |
JPH01223765A (ja) | 半導体装置の製造方法 | |
JPS61214468A (ja) | 半導体装置の製造方法 | |
JPS5893229A (ja) | 半導体グラフオエピタキシ−素子の製造方法 | |
JP2943006B2 (ja) | 半導体基板の製造方法 | |
JPH01101660A (ja) | 半導体装置の製造方法 | |
JPS62183107A (ja) | 半導体装置の製造方法 | |
JPS59202647A (ja) | 半導体装置の製造方法 | |
JPH01196169A (ja) | 半導体装置の製造方法 | |
JPS6182421A (ja) | 気相成長法 | |
JPS62124753A (ja) | 絶縁層分離基板の製法 |