JPH01271838A - マイクロプログラム分岐方法 - Google Patents
マイクロプログラム分岐方法Info
- Publication number
- JPH01271838A JPH01271838A JP63100636A JP10063688A JPH01271838A JP H01271838 A JPH01271838 A JP H01271838A JP 63100636 A JP63100636 A JP 63100636A JP 10063688 A JP10063688 A JP 10063688A JP H01271838 A JPH01271838 A JP H01271838A
- Authority
- JP
- Japan
- Prior art keywords
- address
- jump
- branch
- branching
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000012545 processing Methods 0.000 abstract description 17
- 230000009191 jumping Effects 0.000 abstract 3
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Stored Programmes (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
マイクロプログラム分岐方法、特にＤＭＡＣに関し、
ジャンプ処理の効率改善を図って高速化を達成すること
を目的とし、 主記ｔａと、現在実行中のアＩ・レスを１増分したコン
う一イニューアトレスを発ノにする第１のアドレス発生
手段と、分岐アドレスが記憶されているジャンデア１−
レステーブルと、所定の分岐条件に従ってジャンプアド
レステーブルを参照し、分岐先アドレスを発生ずる第２
のアドレス発生手段と、所定の分岐条件に従って分岐が
成立するか否かを判定する判定手段と、前記判定手段の
判定結果に基づいて動作し、通常は前記コンティニュー
アドレスを選択し、また、分岐成立の場合は前記ジャン
プアドレスを選択する選択手段と、該選択手段で選択さ
れたコンティニューアドレス若しくはジャンプアドレス
に従って、前記主記憶内の該当するアドレス内からデー
タを取り出して出力する出力手段と、を備えて構成して
いる。
を目的とし、 主記ｔａと、現在実行中のアＩ・レスを１増分したコン
う一イニューアトレスを発ノにする第１のアドレス発生
手段と、分岐アドレスが記憶されているジャンデア１−
レステーブルと、所定の分岐条件に従ってジャンプアド
レステーブルを参照し、分岐先アドレスを発生ずる第２
のアドレス発生手段と、所定の分岐条件に従って分岐が
成立するか否かを判定する判定手段と、前記判定手段の
判定結果に基づいて動作し、通常は前記コンティニュー
アドレスを選択し、また、分岐成立の場合は前記ジャン
プアドレスを選択する選択手段と、該選択手段で選択さ
れたコンティニューアドレス若しくはジャンプアドレス
に従って、前記主記憶内の該当するアドレス内からデー
タを取り出して出力する出力手段と、を備えて構成して
いる。
本発明は、マイクロプログラム分岐方法、特に、マイク
ロプログラムによる内部制御方式を用いたＤ Ｍ Ａ
Ｃ（ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ ｃｏ
ｎｔｒｏｌｌｅｒ）に係り、ジャンプ処理の高速化とプ
ログラムステップ数削減を意図したマイクロプログラム
分岐方法に関する。
ロプログラムによる内部制御方式を用いたＤ Ｍ Ａ
Ｃ（ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ ｃｏ
ｎｔｒｏｌｌｅｒ）に係り、ジャンプ処理の高速化とプ
ログラムステップ数削減を意図したマイクロプログラム
分岐方法に関する。
一般に、マイクロコンピュータシステトを構成するには
、ＣＰＵチップの他に各種の周辺り、ＳＩが必要となる
が、その周辺Ｉ、ＳｌのひとつにＤＭＡＣがある。また
、近時のＣＰＵチップの多ビット化（例えば、１６ビソ
ｌ−ＣＰ Ｕや３２ビツトＣＰ Ｕなど）に伴ってＤ
Ｍ Ａ Ｃには、多ピッＩ−ＣＰ Ｕにふされしい高性
能、高機能なものが要求されてきた。このため、マイク
ロブ１：１グラムによる内部制御方式を採用したＤＭＡ
Ｃが試みられており、機能の向上とともに、設計の容易
化や融通性および柔軟性の改善が図られている。
、ＣＰＵチップの他に各種の周辺り、ＳＩが必要となる
が、その周辺Ｉ、ＳｌのひとつにＤＭＡＣがある。また
、近時のＣＰＵチップの多ビット化（例えば、１６ビソ
ｌ−ＣＰ Ｕや３２ビツトＣＰ Ｕなど）に伴ってＤ
Ｍ Ａ Ｃには、多ピッＩ−ＣＰ Ｕにふされしい高性
能、高機能なものが要求されてきた。このため、マイク
ロブ１：１グラムによる内部制御方式を採用したＤＭＡ
Ｃが試みられており、機能の向上とともに、設計の容易
化や融通性および柔軟性の改善が図られている。
第４図は従来のこの種のＤＭＡＣの一部を構成するマイ
クロシーケンザを示す図である。
クロシーケンザを示す図である。
第４図において、５０はマイクロプログラムを格納した
マイクロＲＯＭ、５１は現在実行中のアドレスを１ステ
ップ増分（＋１）したコンティニューアドレスＣＡを発
生ずるインクリメント回路、５２はＣＡをラッチするア
ドレスレジスタ、５３は所定の起動信号５ＴＡＲＴが入
力されると、所定の起動アドレスＳＡを発生ずる起動ア
ドレス発生回路、５４は所定の各種分岐条件に従って分
岐成立の可否を判定する判定回路、５５ば判定回路５４
の判定結果に従って動作し、通常はＣＡを選択し、また
、起動時はＳＡを選択し、あるいは、分岐成立時にはマ
イクロＲＯＭ５０か、ら取り出されたデータ（このとき
のデータはジャンプアドレスＪＡ’）を選択する選択回
路、である。
マイクロＲＯＭ、５１は現在実行中のアドレスを１ステ
ップ増分（＋１）したコンティニューアドレスＣＡを発
生ずるインクリメント回路、５２はＣＡをラッチするア
ドレスレジスタ、５３は所定の起動信号５ＴＡＲＴが入
力されると、所定の起動アドレスＳＡを発生ずる起動ア
ドレス発生回路、５４は所定の各種分岐条件に従って分
岐成立の可否を判定する判定回路、５５ば判定回路５４
の判定結果に従って動作し、通常はＣＡを選択し、また
、起動時はＳＡを選択し、あるいは、分岐成立時にはマ
イクロＲＯＭ５０か、ら取り出されたデータ（このとき
のデータはジャンプアドレスＪＡ’）を選択する選択回
路、である。
このような構成によれば、通常はＣＡに従ってマイクロ
ＲＯＭ５０内のデータが逐次取り出され、図示しない演
算実行部で必要な演算が実行される結果、ＤＭＡＣとし
ての各種機能が発揮される。
ＲＯＭ５０内のデータが逐次取り出され、図示しない演
算実行部で必要な演算が実行される結果、ＤＭＡＣとし
ての各種機能が発揮される。
また、演算実行部からの演算情報や図示しない各種レジ
スタからのステータス情報（いわゆる、分岐条件）によ
ってばＪＡ ′を選択し、このＪＡ ′で示された所定
のサブプログラムを実行させるような分岐処理も行う。
スタからのステータス情報（いわゆる、分岐条件）によ
ってばＪＡ ′を選択し、このＪＡ ′で示された所定
のサブプログラムを実行させるような分岐処理も行う。
分岐処理は例えば次のような流れで行われる。
すなわち、（１）任意のステップでマイクロＲＯＭ５０
から呼び出されたデータや分岐条件を検討した結果、判
定回路５４が分岐成立を決定すると、（ＩＩ）選択回路
５５がそのときのＪａ ’を選択し、Ｊｎ ’で示
されたマイクロＲＯＭ５０のアト°レス内から新たなＪ
Ａ ′を呼び出す。（Ｉ［ｌ）そして、新たなＪＡ ′
によりマイクロＲＯＭ５０が再びアドレス指定され、分
岐先のデータに処理が移される。
から呼び出されたデータや分岐条件を検討した結果、判
定回路５４が分岐成立を決定すると、（ＩＩ）選択回路
５５がそのときのＪａ ’を選択し、Ｊｎ ’で示
されたマイクロＲＯＭ５０のアト°レス内から新たなＪ
Ａ ′を呼び出す。（Ｉ［ｌ）そして、新たなＪＡ ′
によりマイクロＲＯＭ５０が再びアドレス指定され、分
岐先のデータに処理が移される。
しかしながら、このような従来のＤＭＡＣにあっては、
ジャンプ先アドレス情報を同一のマイクロプログラム内
に格納する構成となっていたため、例えば分岐成立の場
合、−旦マイクロプログラムからＪＡ’を取り出し、次
いで、このＪＡ’に依って再びジャンプ先サブプログラ
ムを指定するためのＪＡ’を取り出すといった２重のア
ドレス指定動作を要し、ジャンプ処理の効率が悪いとい
った問題点があった。
ジャンプ先アドレス情報を同一のマイクロプログラム内
に格納する構成となっていたため、例えば分岐成立の場
合、−旦マイクロプログラムからＪＡ’を取り出し、次
いで、このＪＡ’に依って再びジャンプ先サブプログラ
ムを指定するためのＪＡ’を取り出すといった２重のア
ドレス指定動作を要し、ジャンプ処理の効率が悪いとい
った問題点があった。
特に、近時のＤＭＡＣでは、多種類の転送機能が搭載さ
れる傾向にあり、これらの機能の切換に際し′ζはジャ
ンプ処理を行う場合が多い。したがって、ジャンプ処理
を行う頻度が極めて高いので、−１述の問題点の影響は
大きい。
れる傾向にあり、これらの機能の切換に際し′ζはジャ
ンプ処理を行う場合が多い。したがって、ジャンプ処理
を行う頻度が極めて高いので、−１述の問題点の影響は
大きい。
本発明は、このような問題点に鑑ト７ノでなされたもの
で 上記１ａとは別にジャンプ先ア１−レスをイ４゛４
ｈｊるごとにより、分岐成）“Ｌの判定動作とｊｌｒ４
行し。
で 上記１ａとは別にジャンプ先ア１−レスをイ４゛４
ｈｊるごとにより、分岐成）“Ｌの判定動作とｊｌｒ４
行し。
てジャンプ先アドレスの検索動作を行うようにし２、分
岐成立に際しては、上記１ａのアドレス指定を一同で済
ませ、ジャンプ処理の効率改善を図って高速化を達成す
るごとを目的としている。
岐成立に際しては、上記１ａのアドレス指定を一同で済
ませ、ジャンプ処理の効率改善を図って高速化を達成す
るごとを目的としている。
第１図は本発明のマイクロプログラム分岐方法の原理ブ
ｌ：１ツク図を示す。
ｌ：１ツク図を示す。
第１図において、上記１Ｑ Ｉと、現在実行中のアドレ
スを１増分したコンう−イニューアｌ−レスを発生する
第１のアドレス発４１−丁段２と、分岐アドレスかＲＱ
４．’ｌされているシャンソ°アトレステーフ゛ル３
と、所定の分岐条件に従ってジャンプアドレステーブル
３を参照し、分岐先アドレスを発生ずる第２のアドレス
発生手段４と、所定の分岐条件に従って分岐が成立する
か否かを判定する判定手段５と、前記判定手段５の判定
結果に栽づいて動作し、通常は前記コンテイエ１−アド
レスを選択し、また、分岐成立の場合は前記ジャンプア
ドレスを選択する選択手段６と、該選択手段６で選択さ
れたｍｉｌンティニューアトレス若しくはジャンプアド
レスに従って、前記上記１，０１内の該当するアドレス
内からデータを取り出して出力する出力手段７と、を備
えて構成しζいる。
スを１増分したコンう−イニューアｌ−レスを発生する
第１のアドレス発４１−丁段２と、分岐アドレスかＲＱ
４．’ｌされているシャンソ°アトレステーフ゛ル３
と、所定の分岐条件に従ってジャンプアドレステーブル
３を参照し、分岐先アドレスを発生ずる第２のアドレス
発生手段４と、所定の分岐条件に従って分岐が成立する
か否かを判定する判定手段５と、前記判定手段５の判定
結果に栽づいて動作し、通常は前記コンテイエ１−アド
レスを選択し、また、分岐成立の場合は前記ジャンプア
ドレスを選択する選択手段６と、該選択手段６で選択さ
れたｍｉｌンティニューアトレス若しくはジャンプアド
レスに従って、前記上記１，０１内の該当するアドレス
内からデータを取り出して出力する出力手段７と、を備
えて構成しζいる。
本発明では、判定手段５が分岐成立を判定するのと並行
して第２のアＩ−レス発生手段４がジャンプアドレスチ
ーフル３を参照してジャンプアドレスを発生ずる。そし
て、分岐成立時に（Ｊ、選択手段６か上記ジャンプアド
レスを選択し、このジャンプアＩ・レスを用いて、出力
手段７が一回のアドレス指定で上記ＩＱ １からジャン
プ先のデータを取り出して出力する。
して第２のアＩ−レス発生手段４がジャンプアドレスチ
ーフル３を参照してジャンプアドレスを発生ずる。そし
て、分岐成立時に（Ｊ、選択手段６か上記ジャンプアド
レスを選択し、このジャンプアＩ・レスを用いて、出力
手段７が一回のアドレス指定で上記ＩＱ １からジャン
プ先のデータを取り出して出力する。
したがって、分岐成３゛１時のアドレス指定は一回で済
め、ジャンプ処理の効率が高められ、高速化か達成され
る。
め、ジャンプ処理の効率が高められ、高速化か達成され
る。
以ド、本発明を図面に占（ついて説明する。
第２．３図は本発明の一実施例を示す図゛ζある。
まず、構成を説明する。第２図において、１０ｉ；ＩＤ
ＭＡＣＱ）一部を構成するマイクしＩシーケンリ′であ
る。マイクロシーケンリ゛１０には図外の回路群からの
分岐条件を示ず各種信号Ｆ ａ −Ｆ ｎが入力されて
いる。第３図はマイクロソーゲン１月０と回路群１１の
関係のみを抜き出して示すＤＭＡＣの構成レトＣある。
ＭＡＣＱ）一部を構成するマイクしＩシーケンリ′であ
る。マイクロシーケンリ゛１０には図外の回路群からの
分岐条件を示ず各種信号Ｆ ａ −Ｆ ｎが入力されて
いる。第３図はマイクロソーゲン１月０と回路群１１の
関係のみを抜き出して示すＤＭＡＣの構成レトＣある。
回路Ｊｆｆ １１は、実行しようとする転送モードのエ
ラーチエツクを行うエラーテスト回路１１ａと、転送条
件を設定する設定回路１１ｂと、各挿ステータス情報や
例外処理情報などが書き込まれるレジスタｌｌｃ、］Ｉ
ｄ、１１（！と、を含んで構成され、回路群１１からの
各（Ｓ号はＦａ〜ｌ” ｎとしてマイクｒ：１ソーゲン
リー１０乙こ入力されている。なお、第３図では略した
が、Ｄ Ｍ Ａ Ｃには、演算実行部、ハスＩ１０制御
部、Ｉ−” Ｉ Ｆ ＯユニソＩ・、人出カバソファな
どが備えられている。
ラーチエツクを行うエラーテスト回路１１ａと、転送条
件を設定する設定回路１１ｂと、各挿ステータス情報や
例外処理情報などが書き込まれるレジスタｌｌｃ、］Ｉ
ｄ、１１（！と、を含んで構成され、回路群１１からの
各（Ｓ号はＦａ〜ｌ” ｎとしてマイクｒ：１ソーゲン
リー１０乙こ入力されている。なお、第３図では略した
が、Ｄ Ｍ Ａ Ｃには、演算実行部、ハスＩ１０制御
部、Ｉ−” Ｉ Ｆ ＯユニソＩ・、人出カバソファな
どが備えられている。
再び、第２図において、マイクロシーケンザ１０は、マ
イクロＲＯＭ１２と、現在実行中のアドレスを１ステッ
プ増分（＋１）したコンティニューアドレスＣＡを発生
ずる第１のアＩ−レス発生手段としてのインクリメント
回路＋３ａおよびＣＡをラッチするアトレスラッチ１３
１）と、分岐アＩ−レスが書き込まれたジャンプアドレ
ステーブル１４と、所定の分岐条件としてのＦ ａ −
Ｆ ｎおよび読み出しデータＦ、に従ってジャンプアド
レステーブル１４を参照し、該当する分岐アＩ・レスを
ジャンプアドレスＪＡとＵ２で出力するジャンプアドレ
ス発η二回路（第２のアドレス発生手段）１５と、所定
の分岐条イ牛としてのＦ ａ −Ｆ ｎおよび読み出し
データＦ。
イクロＲＯＭ１２と、現在実行中のアドレスを１ステッ
プ増分（＋１）したコンティニューアドレスＣＡを発生
ずる第１のアＩ−レス発生手段としてのインクリメント
回路＋３ａおよびＣＡをラッチするアトレスラッチ１３
１）と、分岐アＩ−レスが書き込まれたジャンプアドレ
ステーブル１４と、所定の分岐条件としてのＦ ａ −
Ｆ ｎおよび読み出しデータＦ、に従ってジャンプアド
レステーブル１４を参照し、該当する分岐アＩ・レスを
ジャンプアドレスＪＡとＵ２で出力するジャンプアドレ
ス発η二回路（第２のアドレス発生手段）１５と、所定
の分岐条イ牛としてのＦ ａ −Ｆ ｎおよび読み出し
データＦ。
などに従って分岐の成立・非成立を判定し、判定結果を
示ず信閃Ｓ１を出力する判定回路（判定手段）１６と、
通常はＣＡを選択し、Ｓ、が分岐成立を示している場合
ＪＡを選択する選択回路（選択手段）１７と、を含んで
構成されている。なお、１８はマイクｌ：１０ＭＩ２か
ら取り出されたデータを保持するデータレジスタであり
、マイクロＲＯＭ１２およびデータレジスタ１８は出力
手段を構成している。
示ず信閃Ｓ１を出力する判定回路（判定手段）１６と、
通常はＣＡを選択し、Ｓ、が分岐成立を示している場合
ＪＡを選択する選択回路（選択手段）１７と、を含んで
構成されている。なお、１８はマイクｌ：１０ＭＩ２か
ら取り出されたデータを保持するデータレジスタであり
、マイクロＲＯＭ１２およびデータレジスタ１８は出力
手段を構成している。
次に、作用を説明する。
一般に、ＤＭＡＣはＣＰ、Ｕによって初期設定され、Ｃ
ＰＵからバス専有権（使用権）を奪って入出力機器とメ
モリ （および他の周辺ＬＳ Ｉ）間のデータ転送を行
うもので、初期設定の内容に応じた各種転送モードの選
択や、併せて各種例外処理（割込処理も含む）および各
種エラー処理なども実行する。このため、ＤＭＡＣは、
ＣＰＵからの初期設定情報や、入出力機器およびメモリ
（周辺ＬＳＩを含む）などからの状態情報等を受けて
、上述したモード選択や各種処理に分岐するだめの分岐
条件信号Ｆ ａ −Ｆ ｎを生成するとともに、このＦ
ａ −Ｆ ｎに従って必要なデータを呼び出し、適当
な処理等を行わせている。
ＰＵからバス専有権（使用権）を奪って入出力機器とメ
モリ （および他の周辺ＬＳ Ｉ）間のデータ転送を行
うもので、初期設定の内容に応じた各種転送モードの選
択や、併せて各種例外処理（割込処理も含む）および各
種エラー処理なども実行する。このため、ＤＭＡＣは、
ＣＰＵからの初期設定情報や、入出力機器およびメモリ
（周辺ＬＳＩを含む）などからの状態情報等を受けて
、上述したモード選択や各種処理に分岐するだめの分岐
条件信号Ｆ ａ −Ｆ ｎを生成するとともに、このＦ
ａ −Ｆ ｎに従って必要なデータを呼び出し、適当
な処理等を行わせている。
すなわち、マイクロシーケンサ１０が動作中判定回路１
６は分岐条件信号Ｆ ａ −Ｆ ｎおよびＦ。に従って
分岐成立・非成立を判定しており、非成立の場合、選択
回路１７はＣ７を選択している。これにより、マイクロ
シーケンサ１ｏはマイクロプログラムＭＰを１ステツプ
ずつ取り出して出力し、図示しない演算実行部は取り出
されたデータに対して逐次処理を実行していく。
６は分岐条件信号Ｆ ａ −Ｆ ｎおよびＦ。に従って
分岐成立・非成立を判定しており、非成立の場合、選択
回路１７はＣ７を選択している。これにより、マイクロ
シーケンサ１ｏはマイクロプログラムＭＰを１ステツプ
ずつ取り出して出力し、図示しない演算実行部は取り出
されたデータに対して逐次処理を実行していく。
一方、判定回路１６の判定結果が分岐成立の場合、選択
回路１７は判定回路Ｉ６からのＳＪに従ってこのときの
ＪＡを選択する。ごのＪＡは判定回路１６の判定動作に
並行してジャンプアドレステーブル】４からセソピング
されたもので、上記分岐成立の時点では、分岐先（ジャ
ンプ先）アドレスがＪＡとして取り出されている。した
がって、分岐成立がらＪＡ （ジャンプ先アドレス）
の選択までの動作がほぼ同時に行われ、その結果、分岐
成立後、直ちにマイクロプログラムＭＰからジャンプ先
のアドレスに対応したデータが取り出される。すなわち
、従来のように、■分岐成立−マイクロブし７グラムＭ
Ｐからジャンプ先アｌルスを取り出す、■取り出された
ジャンプ先アドレスでマイクロブし１グラムＭＰをアド
レス指定−分岐先のデータを取り出す、といった■、■
の動作を経ることなく、−回の動作で分岐先のデータに
処理を移行することができる。又、ジャンプアドレステ
ーブル１４により、複数のジャンプアドレスから適当な
アドレスを１つ選ぶことができる（従来はＮｏ、Ｇｏの
判定のみであるため、２つのアドレスから１つを選ぶこ
としかできなかった）。これにより、ジャンプ処理の効
率が高められ、処理の高速化を図ることができる。特に
、条件分岐処理が多いＤＭＡＣにあっては、著しい改善
効果が認められる。
回路１７は判定回路Ｉ６からのＳＪに従ってこのときの
ＪＡを選択する。ごのＪＡは判定回路１６の判定動作に
並行してジャンプアドレステーブル】４からセソピング
されたもので、上記分岐成立の時点では、分岐先（ジャ
ンプ先）アドレスがＪＡとして取り出されている。した
がって、分岐成立がらＪＡ （ジャンプ先アドレス）
の選択までの動作がほぼ同時に行われ、その結果、分岐
成立後、直ちにマイクロプログラムＭＰからジャンプ先
のアドレスに対応したデータが取り出される。すなわち
、従来のように、■分岐成立−マイクロブし７グラムＭ
Ｐからジャンプ先アｌルスを取り出す、■取り出された
ジャンプ先アドレスでマイクロブし１グラムＭＰをアド
レス指定−分岐先のデータを取り出す、といった■、■
の動作を経ることなく、−回の動作で分岐先のデータに
処理を移行することができる。又、ジャンプアドレステ
ーブル１４により、複数のジャンプアドレスから適当な
アドレスを１つ選ぶことができる（従来はＮｏ、Ｇｏの
判定のみであるため、２つのアドレスから１つを選ぶこ
としかできなかった）。これにより、ジャンプ処理の効
率が高められ、処理の高速化を図ることができる。特に
、条件分岐処理が多いＤＭＡＣにあっては、著しい改善
効果が認められる。
また、従来では、２度のアドレス指定に対応してプロゲ
ラトステップ数も増大していたが、本実施例では、１度
のアドレス指定でよく、しかも、ジャンプ先アトルステ
ーブルをプじｌグラム外に置いているので、プログラム
ステップ数を大幅に削減することができる。
ラトステップ数も増大していたが、本実施例では、１度
のアドレス指定でよく、しかも、ジャンプ先アトルステ
ーブルをプじｌグラム外に置いているので、プログラム
ステップ数を大幅に削減することができる。
なお、第２図において点線で示した経路でデータレジス
タ１８と選択回路１７とを接続し、判定回路１６の判定
条件によっては、この点線の経路を選択回路１７に選択
させるようにしてもよい。
タ１８と選択回路１７とを接続し、判定回路１６の判定
条件によっては、この点線の経路を選択回路１７に選択
させるようにしてもよい。
（発明の効果〕
本発明によれば、ジャンプ先アドレスを、主記憶とは別
に保持しているので、分岐成立の判定動作と並行してジ
ャンプ先アドレスの検索動作を行うことができ、分岐成
立に際しては、主記憶のアドレス指定を一回で済ませる
ことができる。したがって、ジャンプ処理の効率を高め
るごきができ、高速化を達成することができる。特に、
分岐処理の多いＤＭＡＣにあっては、その効果が著しい
。
に保持しているので、分岐成立の判定動作と並行してジ
ャンプ先アドレスの検索動作を行うことができ、分岐成
立に際しては、主記憶のアドレス指定を一回で済ませる
ことができる。したがって、ジャンプ処理の効率を高め
るごきができ、高速化を達成することができる。特に、
分岐処理の多いＤＭＡＣにあっては、その効果が著しい
。
第１図は本発明の原理ブロック図、
第２．３図は本発明の一実施例を示す図であり、第２図
はそのマイクロシーケンサのブロック図、第３図はその
マイクロシーケンサを含むＤＭＡＣの要部の構成図、 第４図は従来のＤＭＡＣのマイクロシーケンサのブロッ
ク図である。 １・・・・・・主記憶、 ２・・・・・・第１のアドレス発生手段、３・・・・・
・ジャンプアドレステーブル、４・・・・・・第２のア
ルレス発η−手段、５・・・・・・判定手段、 ６・・・・・・選択手段、 ７・・・・・・出力手段、 ＭＰ・・・・・マイクロプログラム、 １４・・・・ンヤンブアドレステーフ゛ル、１５・・・
・・・ジャンプアドレス発生回路（第２のアドレス発生
手段）、 １６・・・・・・判定回路（判定手段）、１７・・・・
・・選択回路（選択手段）、ｉｓの ＤＶｌ、＾ごのマ
イク０シーテシ第４図
はそのマイクロシーケンサのブロック図、第３図はその
マイクロシーケンサを含むＤＭＡＣの要部の構成図、 第４図は従来のＤＭＡＣのマイクロシーケンサのブロッ
ク図である。 １・・・・・・主記憶、 ２・・・・・・第１のアドレス発生手段、３・・・・・
・ジャンプアドレステーブル、４・・・・・・第２のア
ルレス発η−手段、５・・・・・・判定手段、 ６・・・・・・選択手段、 ７・・・・・・出力手段、 ＭＰ・・・・・マイクロプログラム、 １４・・・・ンヤンブアドレステーフ゛ル、１５・・・
・・・ジャンプアドレス発生回路（第２のアドレス発生
手段）、 １６・・・・・・判定回路（判定手段）、１７・・・・
・・選択回路（選択手段）、ｉｓの ＤＶｌ、＾ごのマ
イク０シーテシ第４図
Claims (1)
- 【特許請求の範囲】 主記憶（１）と、 現在実行中のアドレスを１増分したコンティニューアド
レスを発生する第１のアドレス発生手段（２）と、 分岐アドレスが記憶されているジャンプアドレステーブ
ル（３）と、 所定の分岐条件に従ってジャンプアドレステーブル（３
）を参照し、分岐先アドレスを発生する第２のアドレス
発生手段（４）と、 所定の分岐条件に従って分岐が成立するか否かを判定す
る判定手段（５）と、 前記判定手段（５）の判定結果に基づいて動作し、通常
は前記コンティニューアドレスを選択し、また、分岐成
立の場合は前記ジャンプアドレスを選択する選択手段（
６）と、 該選択手段（６）で選択されたコンティニューアドレス
若しくはジャンプアドレスに従って、前記主記憶（１）
内の該当するアドレス内からデータを取り出して出力す
る出力手段（７）と、を備えたことを特徴とするマイク
ロプログラム分岐方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100636A JPH01271838A (ja) | 1988-04-22 | 1988-04-22 | マイクロプログラム分岐方法 |
| US07/338,823 US5203006A (en) | 1988-04-22 | 1989-04-17 | System for selecting next instruction address between unit incremented address and address from table specified by operating condition signals |
| DE68925060T DE68925060D1 (de) | 1988-04-22 | 1989-04-20 | Verfahren zur Mikroprogrammabzweigung und die Mikrofolgekontrolleinheit, die Gebrauch vom Verfahren macht |
| EP89107154A EP0338564B1 (en) | 1988-04-22 | 1989-04-20 | Microprogram branching method and microsequencer employing the method |
| KR8905314A KR920003454B1 (en) | 1988-04-22 | 1989-04-22 | Microprogram jumping method and micro sequencer with it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100636A JPH01271838A (ja) | 1988-04-22 | 1988-04-22 | マイクロプログラム分岐方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01271838A true JPH01271838A (ja) | 1989-10-30 |
Family
ID=14279318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63100636A Pending JPH01271838A (ja) | 1988-04-22 | 1988-04-22 | マイクロプログラム分岐方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5203006A (ja) |
| EP (1) | EP0338564B1 (ja) |
| JP (1) | JPH01271838A (ja) |
| KR (1) | KR920003454B1 (ja) |
| DE (1) | DE68925060D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1311063C (en) * | 1988-12-16 | 1992-12-01 | Tokumichi Murakami | Digital signal processor |
| KR920006770B1 (ko) * | 1988-12-27 | 1992-08-17 | 후지쓰 가부시끼가이샤 | 명령을 페치(fetch)하기 위한 제어 시스템 |
| US5410660A (en) * | 1992-12-24 | 1995-04-25 | Motorola, Inc. | System and method for executing branch on bit set/clear instructions using microprogramming flow |
| EP0649083B1 (en) * | 1993-10-18 | 2000-07-19 | National Semiconductor Corporation | A microcontrol unit for a superpipelined, superscalar microprocessor |
| US5644741A (en) * | 1993-10-18 | 1997-07-01 | Cyrix Corporation | Processor with single clock decode architecture employing single microROM |
| US5794026A (en) * | 1993-10-18 | 1998-08-11 | National Semiconductor | Microprocessor having expedited execution of condition dependent instructions |
| US5539888A (en) * | 1993-12-23 | 1996-07-23 | Unisys Corporation | System and method for processing external conditional branch instructions |
| US5471597A (en) * | 1993-12-23 | 1995-11-28 | Unisys Corporation | System and method for executing branch instructions wherein branch target addresses are dynamically selectable under programmer control from writable branch address tables |
| US6851046B1 (en) | 2000-11-14 | 2005-02-01 | Globespanvirata, Inc. | Jumping to a recombine target address which is encoded in a ternary branch instruction |
| DE10122309A1 (de) * | 2001-05-08 | 2002-11-21 | Systemonic Ag | Adressgeneriereinheit |
| JP4364077B2 (ja) * | 2004-06-30 | 2009-11-11 | 富士通株式会社 | 演算装置及び演算装置の制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271951A (en) * | 1975-12-11 | 1977-06-15 | Matsushita Electric Ind Co Ltd | Branch system for micro program |
| JPS585844A (ja) * | 1981-07-03 | 1983-01-13 | Fujitsu Ltd | 分岐アドレス記憶を有するマイクロプログラム制御装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3634883A (en) * | 1969-11-12 | 1972-01-11 | Honeywell Inc | Microinstruction address modification and branch system |
| US3868649A (en) * | 1972-06-28 | 1975-02-25 | Fujitsu Ltd | Microprogram control system |
| US4181938A (en) * | 1975-10-15 | 1980-01-01 | Tokyo Shibaura Electric Co., Ltd. | Processor device |
| US4062058A (en) * | 1976-02-13 | 1977-12-06 | The United States Of America As Represented By The Secretary Of The Navy | Next address subprocessor |
| JPS52120640A (en) * | 1976-04-02 | 1977-10-11 | Toshiba Corp | Micro program control system |
| US4338661A (en) * | 1979-05-21 | 1982-07-06 | Motorola, Inc. | Conditional branch unit for microprogrammed data processor |
| EP0109655B1 (en) * | 1982-11-17 | 1991-07-24 | Nec Corporation | Instruction prefetching device with prediction of a branch destination address |
| DE3374092D1 (en) * | 1982-12-23 | 1987-11-19 | Ibm | Microword generation mechanism utilizing a separate branch decision programmable logic array |
| US4764861A (en) * | 1984-02-08 | 1988-08-16 | Nec Corporation | Instruction fpefetching device with prediction of a branch destination for each branch count instruction |
| US4691277A (en) * | 1984-10-24 | 1987-09-01 | International Business Machines Corp. | Small instruction cache using branch target table to effect instruction prefetch |
| US4984151A (en) * | 1985-03-01 | 1991-01-08 | Advanced Micro Devices, Inc. | Flexible, next-address generation microprogram sequencer |
| US4679141A (en) * | 1985-04-29 | 1987-07-07 | International Business Machines Corporation | Pageable branch history table |
| US4763245A (en) * | 1985-10-30 | 1988-08-09 | International Business Machines Corporation | Branch prediction mechanism in which a branch history table is updated using an operand sensitive branch table |
| US4853840A (en) * | 1986-01-07 | 1989-08-01 | Nec Corporation | Instruction prefetching device including a circuit for checking prediction of a branch instruction before the instruction is executed |
| JPS62186333A (ja) * | 1986-02-12 | 1987-08-14 | Nec Corp | マイクロプログラム制御方式 |
| US4860199A (en) * | 1987-07-31 | 1989-08-22 | Prime Computer, Inc. | Hashing indexer for branch cache |
| US5058007A (en) * | 1987-11-05 | 1991-10-15 | Raytheon Company | Next microinstruction generator in a microprogram control unit |
| US4943908A (en) * | 1987-12-02 | 1990-07-24 | International Business Machines Corporation | Multiple branch analyzer for prefetching cache lines |
-
1988
- 1988-04-22 JP JP63100636A patent/JPH01271838A/ja active Pending
-
1989
- 1989-04-17 US US07/338,823 patent/US5203006A/en not_active Expired - Lifetime
- 1989-04-20 EP EP89107154A patent/EP0338564B1/en not_active Expired - Lifetime
- 1989-04-20 DE DE68925060T patent/DE68925060D1/de not_active Expired - Lifetime
- 1989-04-22 KR KR8905314A patent/KR920003454B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271951A (en) * | 1975-12-11 | 1977-06-15 | Matsushita Electric Ind Co Ltd | Branch system for micro program |
| JPS585844A (ja) * | 1981-07-03 | 1983-01-13 | Fujitsu Ltd | 分岐アドレス記憶を有するマイクロプログラム制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900016860A (ko) | 1990-11-14 |
| EP0338564A3 (en) | 1992-01-02 |
| EP0338564A2 (en) | 1989-10-25 |
| KR920003454B1 (en) | 1992-05-01 |
| EP0338564B1 (en) | 1995-12-13 |
| US5203006A (en) | 1993-04-13 |
| DE68925060D1 (de) | 1996-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| JPH10187661A (ja) | コンピュータにおけるスカラ値をベクトルに記入する方法 | |
| JPH01271838A (ja) | マイクロプログラム分岐方法 | |
| US5021991A (en) | Coprocessor instruction format | |
| US5125095A (en) | System using microprocessor address lines for coprocessor selection within a multi-coprocessor apparatus | |
| EP0525831B1 (en) | Method and apparatus for enabling a processor to coordinate with a coprocessor in the execution of an instruction which is in the intruction stream of the processor. | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| JPH06162228A (ja) | データフロープロセッサ装置 | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| US4994961A (en) | Coprocessor instruction format | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH0444136A (ja) | メモリアクセス制御装置 | |
| JP3442175B2 (ja) | 中央演算処理装置 | |
| JPH0816392A (ja) | コンピュータシステム、コンピュータシステム動作方法、及びコンピュータ命令シーケンス実行方法 | |
| JPH0683618A (ja) | フラグ制御回路 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JPS63284673A (ja) | 情報処理装置 | |
| JPS62191931A (ja) | マイクロプログラム制御装置 | |
| JPS635432A (ja) | マイクロプロセツサ | |
| JPH04186431A (ja) | データプロセッサ | |
| JPH06290208A (ja) | ベクトル処理装置 | |
| JPH1139140A (ja) | プロセッサ |