JP4364077B2 - 演算装置及び演算装置の制御方法 - Google Patents
演算装置及び演算装置の制御方法 Download PDFInfo
- Publication number
- JP4364077B2 JP4364077B2 JP2004194798A JP2004194798A JP4364077B2 JP 4364077 B2 JP4364077 B2 JP 4364077B2 JP 2004194798 A JP2004194798 A JP 2004194798A JP 2004194798 A JP2004194798 A JP 2004194798A JP 4364077 B2 JP4364077 B2 JP 4364077B2
- Authority
- JP
- Japan
- Prior art keywords
- switching condition
- transition destination
- destination address
- address
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Description
状態テーブル120には上記の如くオペコードとジャンプアドレスオフセット値とが各エントリとして登録されている。これに対し、状態制御部110としてのアドレスデコーダは、状態番号レジスタ140から現在の状態番号(コンフィギュレーションメモリアドレス)を読み出し、これにしたがって状態テーブル120中の該当するエントリを指定する。
If(x=A){
....
}
If(y=B){
....
}
等の処理で分岐が成立したときにコンフィギュレーション切替発生が起こる場合である。
If(x=A){
If(y=B){}
else{}
.
.
}
else{
If(y=B){}
else{}
.
.
}
等の処理において、if〜elseのネストの内部の状態で夫々別のコンフィギュレーション内容が適用される場合の例を示す。
又、図29A,29B中、ステップS151乃至S170は、図24A,24BのステップS91乃至S110と夫々同様であり、ステップS172乃至S178もステップS111乃至S117とそれぞれ同様であり、その説明を省略する。
(付記1)
複数の演算器ユニットと、
複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、
予めロードされたタスク情報にしたがって、コンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することによって複数の演算器ユニットの状態を制御するシーケンサとよりなり、
シーケンサは、予めロードされたタスク情報と、複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する構成とされてなる演算装置。
(付記2)
複数の演算器ユニットによる演算の結果として所定の分岐条件が検知された際、シーケンサに対して出力する切替条件信号を生成する切替条件信号生成部よりなる付記1に記載の演算装置。
(付記3)
前記切替条件信号生成部は複数の演算器ユニットの内部に設けられてなる付記2に記載の演算装置。
(付記4)
シーケンサは、コンフィギュレーションメモリの現在の遷移先アドレスが入力され、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する状態テーブルと、
状態テーブルから出力されたオペコード及びジャンプオフセット値、並びに切替条件信号に基づき、次の遷移先アドレスを演算により決定する遷移先アドレス生成部とよりなる付記1に記載の演算装置。
(付記5)
更にコンフィギュレーションメモリに対し外部から複数の演算器ユニットの所定の状態毎に設けられた設定情報を取り込む手段を設けてなる付記1に記載の演算装置。
(付記6)
更に、シーケンサに対して出力される切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とよりなる構成とされてなる付記1に記載の演算装置。
(付記7)
更に、コンフィギュレーション情報中から遷移先アドレスによって指定される情報にしたがって複数の演算器ユニット間の電気的接続を切り替えるネットワーク部を含む付記1に記載の演算装置。
(付記8)
前記状態テーブルは、RAM又はROMよりなる構成の付記4に記載の演算装置。
(付記9)
所定の遷移先アドレス生成方法を決定するためのオペコードは、所定のアドレス値に1を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に1を加える条件ジャンプモードのうちのいずれかを指定する構成とされてなる付記4に記載の演算装置。
(付記10)
複数の演算器ユニットによって指定されるジャンプレジスタ値にジャンプオフセット値を加えることにより遷移先アドレスを生成するモードを設けてなる付記4に記載の演算装置。
(付記11)
状態テーブルに格納されるジャンプオフセット値は、所定のベースアドレスレジスタに設定される値に対するオフセット値を示してなる付記4に記載の演算装置。
(付記12)
複数の演算器ユニットと、複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、予めロードされたタスク情報にしたがってコンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することにより複数の演算器ユニットの状態を制御するシーケンサとよりなる演算装置の制御方法であって、
シーケンサにて、予めロードされたタスク情報と、複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する段階よりなる演算装置の制御方法。
(付記13)
複数の演算器ユニットによる演算の結果として所定の分岐条件が検知された際、シーケンサに対して出力する切替条件信号を生成する段階よりなる付記12に記載の演算装置の制御方法。
(付記14)
前記切替条件信号生成段階は、複数の演算器ユニットの内部にて実行されてなる付記13に記載の演算装置の制御方法。
(付記15)
シーケンサによる遷移先アドレス生成段階は、コンフィギュレーションメモリの現在の遷移先アドレスの入力に対し、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する段階と、
出力されたオペコード及びジャンプオフセット値、並びに所定の切替条件信号に基づいて、次の遷移先アドレスを演算により決定する段階とよりなる付記12に記載の演算装置の制御方法。
(付記16)
更にコンフィギュレーションメモリに対し外部から複数の演算器ユニットの所定の状態毎に設けられた設定情報を取り込む段階よりなる付記12に記載の演算装置の制御方法。
(付記17)
所定の切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とよりなる構成とされてなる付記12に記載の演算装置の制御方法。
(付記18)
更に、コンフィギュレーション情報中から遷移先アドレスによって指定される情報にしたがって複数の演算器ユニット間の電気的接続を切り替える段階よりなる付記12に記載の演算装置の制御方法。
(付記19)
遷移先アドレス生成段階は、オペコードにて所定のアドレス値に1を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に1を加える条件ジャンプモードを指定する段階よりなる付記15に記載の演算装置の制御方法。
(付記20)
複数の演算器ユニットによって指定されるジャンプレジスタ値にジャンプオフセット値を加えることにより遷移先アドレスを生成する段階を更に設けてなる付記15に記載の演算装置の制御方法。
(付記21)
遷移先アドレス生成段階にて適用されるジャンプオフセット値は、所定のベースアドレスレジスタに設定される値に対するオフセット値を示すものとされてなる付記15に記載の演算装置の制御方法。
110 状態制御部
120 状態テーブル
130 遷移先アドレス生成部
140 状態番号レジスタ
200 演算器部
210 コンフィギュレーションメモリ
220 演算器ユニット間ネットワーク
230 演算器ユニット群
230−1,...、230−i、...、230−n 演算器ユニット
250 切替条件信号生成部
Claims (10)
- 複数の演算器ユニットと、
前記複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、
予めロードされたタスク情報にしたがって、前記コンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報を有するコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することによって前記複数の演算器ユニットの状態を制御するシーケンサとを有し、
前記シーケンサは、予めロードされたタスク情報と、前記複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、前記コンフィギュレーションメモリに対して出力する遷移先アドレスを生成し、
前記シーケンサは前記タスク情報を格納する状態テーブルを有し、前記複数の演算器ユニットの状態に対応する前記コンフィギュレーションメモリのアドレスにより前記状態テーブルにアクセスして前記遷移先アドレスを出力する構成とされてなる演算装置。 - 前記複数の演算器ユニットによる演算の結果として、遷移先アドレスとして動的にジャンプ先を指定するための条件である所定の分岐条件が検知された際、前記シーケンサに対して出力する切替条件信号を生成する切替条件信号生成部を有する請求項1に記載の演算装置。
- 前記シーケンサは、前記コンフィギュレーションメモリの現在適用中のアドレスが入力され、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する前記状態テーブルと、
前記状態テーブルから出力されたオペコード及びジャンプオフセット値、並びに切替条件信号に基づき、次の遷移先アドレスを演算により決定する遷移先アドレス生成部とを有する請求項1に記載の演算装置。 - 更に、前記シーケンサに対して出力される切替条件信号は、前記複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とを有する構成とされてなる請求項1に記載の演算装置。
- 前記所定の遷移先アドレス生成方法を決定するためのオペコードは、所定のアドレス値に1を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に1を加える条件ジャンプモードのうちのいずれかを指定する構成とされてなる請求項3に記載の演算装置。
- 複数の演算器ユニットと、前記複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、予めロードされたタスク情報にしたがって前記コンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報を有するコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することにより前記複数の演算器ユニットの状態を制御するシーケンサとを有する演算装置の制御方法であって、
前記シーケンサにて、予めロードされたタスク情報と、前記複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、前記コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する段階を有し、
前記遷移先アドレスを生成する段階は、前記タスク情報を格納する状態テーブルに対し、前記複数の演算器ユニットの状態に対応する前記コンフィギュレーションメモリのアドレスによりアクセスして前記遷移先アドレスを出力する段階を有する、演算装置の制御方法。 - 前記複数の演算器ユニットによる演算の結果として、遷移先アドレスとして動的にジャンプ先を指定するための条件である所定の分岐条件が検知された際、前記シーケンサに対して出力する切替条件信号を生成する段階を有する請求項6に記載の演算装置の制御方法。
- 前記シーケンサによる遷移先アドレス生成段階は、コンフィギュレーションメモリの現在適用中のアドレスの入力に対し、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する段階と、
出力されたオペコード及びジャンプオフセット値、並びに所定の切替条件信号に基づいて、次の遷移先アドレスを演算により決定する段階とを有する請求項6に記載の演算装置の制御方法。 - 前記切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とを有する構成とされてなる請求項6に記載の演算装置の制御方法。
- 前記遷移先アドレス生成段階は、オペコードにて所定のアドレス値に1を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に1を加える条件ジャンプモードを指定する段階を有する請求項8に記載の演算装置の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194798A JP4364077B2 (ja) | 2004-06-30 | 2004-06-30 | 演算装置及び演算装置の制御方法 |
US11/042,333 US7725698B2 (en) | 2004-06-30 | 2005-01-26 | Operation apparatus having sequencer controlling states of plurality of operation units and operation apparatus control method therefor |
KR1020050010916A KR100732438B1 (ko) | 2004-06-30 | 2005-02-05 | 연산 장치 및 연산 장치의 제어 방법 |
CNB2005100077447A CN100405353C (zh) | 2004-06-30 | 2005-02-16 | 运算装置和运算装置控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194798A JP4364077B2 (ja) | 2004-06-30 | 2004-06-30 | 演算装置及び演算装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006018515A JP2006018515A (ja) | 2006-01-19 |
JP4364077B2 true JP4364077B2 (ja) | 2009-11-11 |
Family
ID=35515393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004194798A Expired - Fee Related JP4364077B2 (ja) | 2004-06-30 | 2004-06-30 | 演算装置及び演算装置の制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7725698B2 (ja) |
JP (1) | JP4364077B2 (ja) |
KR (1) | KR100732438B1 (ja) |
CN (1) | CN100405353C (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4353052B2 (ja) | 2004-10-04 | 2009-10-28 | 株式会社日立製作所 | 半導体集積回路 |
WO2007102218A1 (ja) * | 2006-03-09 | 2007-09-13 | Fujitsu Limited | リコンフィギャラブル回路 |
US8069333B2 (en) | 2006-04-05 | 2011-11-29 | Nec Corporation | Converting logical to real number to access shared configuration information in event driven state transiting reconfigurable system |
US20100223596A1 (en) * | 2007-10-03 | 2010-09-02 | Takeshi Inuo | Data processing device and method |
US8275975B2 (en) * | 2008-01-25 | 2012-09-25 | Mtekvision Co., Ltd. | Sequencer controlled system and method for controlling timing of operations of functional units |
WO2009096247A1 (ja) * | 2008-02-01 | 2009-08-06 | Nec Corporation | 多分岐予測方法及び装置 |
JP5133169B2 (ja) * | 2008-08-12 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 状態遷移管理装置及びその状態遷移管理方法 |
WO2010087098A1 (ja) | 2009-01-30 | 2010-08-05 | 日本電気株式会社 | 並列演算装置、情報処理システム、並列演算方法、および情報処理装置 |
JP5218453B2 (ja) * | 2009-04-10 | 2013-06-26 | オムロン株式会社 | 設備運転状態計測装置、設備運転状態計測方法、および制御プログラム |
CN103353300A (zh) * | 2013-01-06 | 2013-10-16 | 罗建刚 | 摄影中心位置或像姿态的测量方法及运算设备及编程法 |
CN103309645B (zh) * | 2013-04-27 | 2015-09-16 | 李朝波 | 一种在计算机数据处理指令中附加跳转功能的方法及cpu模块 |
CN103389065B (zh) * | 2013-08-01 | 2015-11-25 | 罗建刚 | 摄影中心到目标实物点的方位角的测量方法 |
CN106485319B (zh) * | 2015-10-08 | 2019-02-12 | 上海兆芯集成电路有限公司 | 具有神经处理单元可动态配置以执行多种数据尺寸的神经网络单元 |
CN111124497B (zh) * | 2018-10-11 | 2022-03-29 | 上海寒武纪信息科技有限公司 | 运算方法、装置、计算机设备和存储介质 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4338661A (en) * | 1979-05-21 | 1982-07-06 | Motorola, Inc. | Conditional branch unit for microprogrammed data processor |
US4370711A (en) * | 1980-10-21 | 1983-01-25 | Control Data Corporation | Branch predictor using random access memory |
JPH01271838A (ja) * | 1988-04-22 | 1989-10-30 | Fujitsu Ltd | マイクロプログラム分岐方法 |
EP0463965B1 (en) * | 1990-06-29 | 1998-09-09 | Digital Equipment Corporation | Branch prediction unit for high-performance processor |
US5265213A (en) * | 1990-12-10 | 1993-11-23 | Intel Corporation | Pipeline system for executing predicted branch target instruction in a cycle concurrently with the execution of branch instruction |
US5454117A (en) * | 1993-08-25 | 1995-09-26 | Nexgen, Inc. | Configurable branch prediction for a processor performing speculative execution |
US5471597A (en) * | 1993-12-23 | 1995-11-28 | Unisys Corporation | System and method for executing branch instructions wherein branch target addresses are dynamically selectable under programmer control from writable branch address tables |
JP3599409B2 (ja) * | 1994-06-14 | 2004-12-08 | 株式会社ルネサステクノロジ | 分岐予測装置 |
JP3453938B2 (ja) * | 1995-07-24 | 2003-10-06 | 三菱電機株式会社 | 演算回路および演算方法 |
TW498275B (en) * | 1999-05-24 | 2002-08-11 | Toshiba Corp | Processor unit |
JP2001209531A (ja) * | 2000-01-25 | 2001-08-03 | Nintendo Co Ltd | 半導体記憶装置およびプログラム判別システム |
JP3674515B2 (ja) | 2000-02-25 | 2005-07-20 | 日本電気株式会社 | アレイ型プロセッサ |
-
2004
- 2004-06-30 JP JP2004194798A patent/JP4364077B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-26 US US11/042,333 patent/US7725698B2/en not_active Expired - Fee Related
- 2005-02-05 KR KR1020050010916A patent/KR100732438B1/ko not_active IP Right Cessation
- 2005-02-16 CN CNB2005100077447A patent/CN100405353C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060004999A1 (en) | 2006-01-05 |
CN1716230A (zh) | 2006-01-04 |
KR100732438B1 (ko) | 2007-06-27 |
CN100405353C (zh) | 2008-07-23 |
KR20060041779A (ko) | 2006-05-12 |
JP2006018515A (ja) | 2006-01-19 |
US7725698B2 (en) | 2010-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100732438B1 (ko) | 연산 장치 및 연산 장치의 제어 방법 | |
EP2668576B1 (en) | State grouping for element utilization | |
EP2580659B1 (en) | Apparatus for data analysis with parallel machines | |
US8429380B2 (en) | Disabling redundant subfunctional units receiving same input value and outputting same output value for the disabled units in SIMD processor | |
US7100063B2 (en) | Low power operation control unit and program optimizing apparatus | |
WO2005109210A1 (ja) | 消費電力解析防止機能つき半導体装置 | |
JP4699927B2 (ja) | 入出力共用端子制御回路 | |
JP5926655B2 (ja) | 中央処理装置および演算装置 | |
US10394989B2 (en) | Method for creating an FPGA netlist | |
EP1612694A1 (en) | Processor with a reconfigurable ALU array | |
KR100980076B1 (ko) | 저전력 분기 예측 시스템 및 분기 예측 방법 | |
JP4468452B2 (ja) | グローバルセルオートマトンを組み込むためのリコンフィギュアラブルなアーキテクチャをもつコンピュータ装置 | |
US20100031002A1 (en) | Simd microprocessor and operation method | |
US6958625B1 (en) | Programmable logic device with hardwired microsequencer | |
CN111258645B (zh) | 数据处理方法、处理器、数据处理装置及存储介质 | |
Dermott | Cognitive Sensor Platform. | |
JP2008005020A (ja) | プログラマブル論理回路 | |
Jung et al. | Optimal processor interface for CGRA-based accelerators implemented on FPGAs | |
JP2008241485A (ja) | 半導体集積装置とそのモード設定方法 | |
KR100899258B1 (ko) | 디지털 신호 처리 장치 | |
CN111026376A (zh) | 函数配置方法、装置、存储介质及电子设备 | |
JP2006139644A (ja) | プロセッサ | |
Anandan et al. | Effective CU Design Based Implementation of a 64-Bit Processor for Signal Processing Applications | |
JP2006072864A (ja) | 演算装置 | |
JPS6345644A (ja) | マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4364077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |