JP3453938B2 - 演算回路および演算方法 - Google Patents
演算回路および演算方法Info
- Publication number
- JP3453938B2 JP3453938B2 JP18726095A JP18726095A JP3453938B2 JP 3453938 B2 JP3453938 B2 JP 3453938B2 JP 18726095 A JP18726095 A JP 18726095A JP 18726095 A JP18726095 A JP 18726095A JP 3453938 B2 JP3453938 B2 JP 3453938B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- result
- address
- value
- alu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000012545 processing Methods 0.000 claims description 34
- 238000006073 displacement reaction Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 29
- 238000007796 conventional method Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は信号処理用プロセッ
サに関し、特にＡＤＰＣＭ装置用演算回路において、命
令がストアされた命令ＲＯＭから命令を読み出すための
アドレス設定を少ないクロックサイクルで行なうアドレ
スユニット部の演算回路に関する。
サに関し、特にＡＤＰＣＭ装置用演算回路において、命
令がストアされた命令ＲＯＭから命令を読み出すための
アドレス設定を少ないクロックサイクルで行なうアドレ
スユニット部の演算回路に関する。
【０００２】
【従来の技術】ディジタル通信においては、音声データ
等を圧縮し送信し、受信側でその圧縮された受信信号を
伸長することによって通信効率を向上させている。音声
の圧縮方式としては例えばＩＴＵ勧告のＧ．７２６に定
められたＡＤＰＣＭ方式がある。本発明はＡＤＰＣＭ等
の信号処理において、命令がストアされた命令ＲＯＭか
ら命令を読み出すためのアドレス設定を行うアドレスユ
ニット部を専用のハードウエアで構成し、命令の読み出
し動作を少ないクロックサイクルで高速かつ低消費電力
で行う演算回路に関する。
等を圧縮し送信し、受信側でその圧縮された受信信号を
伸長することによって通信効率を向上させている。音声
の圧縮方式としては例えばＩＴＵ勧告のＧ．７２６に定
められたＡＤＰＣＭ方式がある。本発明はＡＤＰＣＭ等
の信号処理において、命令がストアされた命令ＲＯＭか
ら命令を読み出すためのアドレス設定を行うアドレスユ
ニット部を専用のハードウエアで構成し、命令の読み出
し動作を少ないクロックサイクルで高速かつ低消費電力
で行う演算回路に関する。
【０００３】図１２は、ＡＤＰＣＭ装置用演算回路の一
般的な構成を示す図である。図１２において、２８は種
々の命令コードがストアされた命令ＲＯＭ２８である。
この命令ＲＯＭ２８はアドレス・ユニット２９の出力デ
ータであるプログラム・カウント値１６がアドレスデー
タとして入力したときに、命令ＲＯＭ２８中の対応する
アドレスにストアされた命令コードを信号線３０に出力
する。命令デコーダ３１は命令ＲＯＭ２８から読み出さ
れた命令コードをデコードして信号線１１に出力し、命
令コードの種類によってアドレス・ユニット２９、レジ
スタ・ファイル３２またはＡＬＵ３３を制御する。
般的な構成を示す図である。図１２において、２８は種
々の命令コードがストアされた命令ＲＯＭ２８である。
この命令ＲＯＭ２８はアドレス・ユニット２９の出力デ
ータであるプログラム・カウント値１６がアドレスデー
タとして入力したときに、命令ＲＯＭ２８中の対応する
アドレスにストアされた命令コードを信号線３０に出力
する。命令デコーダ３１は命令ＲＯＭ２８から読み出さ
れた命令コードをデコードして信号線１１に出力し、命
令コードの種類によってアドレス・ユニット２９、レジ
スタ・ファイル３２またはＡＬＵ３３を制御する。
【０００４】レジスタ・ファイル３２は、命令デコード
出力により２つのデータを信号線３４、３５に出力する
とともに、ＡＬＵ３３の出力信号線３上の処理結果をス
トアするための複数のレジスタ（例えば、Ｘレジスタ、
Ｙレジスタ、Ｚレジスタ）から構成される。ＡＬＵ３３
は２つの入力データ３４、３５を入力とし、命令デコー
ダ３１から出力される信号線１１上のデコードされた命
令コードに従って処理を行ない、信号線３に出力する。
アドレス・ユニット２９は、信号線３上に出力されるＡ
ＬＵ３３の出力と信号線１１上の命令コードの値に基づ
いてプログラム・カウント値を出力する。
出力により２つのデータを信号線３４、３５に出力する
とともに、ＡＬＵ３３の出力信号線３上の処理結果をス
トアするための複数のレジスタ（例えば、Ｘレジスタ、
Ｙレジスタ、Ｚレジスタ）から構成される。ＡＬＵ３３
は２つの入力データ３４、３５を入力とし、命令デコー
ダ３１から出力される信号線１１上のデコードされた命
令コードに従って処理を行ない、信号線３に出力する。
アドレス・ユニット２９は、信号線３上に出力されるＡ
ＬＵ３３の出力と信号線１１上の命令コードの値に基づ
いてプログラム・カウント値を出力する。
【０００５】図１３は、図１２中のアドレス・ユニット
２９の一般的な従来構成を示す図である。図１４は従来
の命令コードのフォーマットを示す図である。図１４に
おいては、それぞれ条件分岐または即値ロードを行う命
令コードの命令フォーマットを示す。
２９の一般的な従来構成を示す図である。図１４は従来
の命令コードのフォーマットを示す図である。図１４に
おいては、それぞれ条件分岐または即値ロードを行う命
令コードの命令フォーマットを示す。
【０００６】図１４において、ビット２３、２２は命令
の種類（type）を示すビットである。ビット２３、２２
が”００”の場合は条件分岐命令であることを表わ
し、”０１”の場合は即値ロード命令を表わす。ビット
２３、２２が”００”の時、つまり条件分岐命令の時、
ビット２１、２０はcall、jmp、return等の条件分岐コ
ード（br_code）を示し、ビット１９〜１６はzro、on
e、neg、pos、uncondition等の条件（condition）を示
す。ビット１０〜０はビット１９〜１６が”０１”つま
り条件ジャンプ付き（たは無条件命令時）のジャンプ先
アドレス（jmp address）を示す。ビット２３、２２
が”０１”の時、つまり即値ロード命令の時、ビット２
１〜６は即値データ（imm-data）を示し、ビット５〜０
は即値データを転送する転送先アドレス（dst）を示
す。
の種類（type）を示すビットである。ビット２３、２２
が”００”の場合は条件分岐命令であることを表わ
し、”０１”の場合は即値ロード命令を表わす。ビット
２３、２２が”００”の時、つまり条件分岐命令の時、
ビット２１、２０はcall、jmp、return等の条件分岐コ
ード（br_code）を示し、ビット１９〜１６はzro、on
e、neg、pos、uncondition等の条件（condition）を示
す。ビット１０〜０はビット１９〜１６が”０１”つま
り条件ジャンプ付き（たは無条件命令時）のジャンプ先
アドレス（jmp address）を示す。ビット２３、２２
が”０１”の時、つまり即値ロード命令の時、ビット２
１〜６は即値データ（imm-data）を示し、ビット５〜０
は即値データを転送する転送先アドレス（dst）を示
す。
【０００７】図１３において、１は結果レジスタ１であ
る。この結果レジスタ１は、信号線２上のクロックＣＬ
ＫＢによって、ＡＬＵ３３から入力する信号線３上の入
力データをストアすると同時にＦＬＡＧ判定のためにス
トアした値を信号線４に出力する。２０はＦＬＡＧ判定
回路であり、信号線４上の結果データと信号線１１上の
命令コードに含まれる命令種類（type）、条件分岐コー
ド（br_code）および条件（condition）に基づいてＦＬ
ＡＧ判定を行い、判定結果を信号線２２に出力する。た
とえば、命令種類（type）が”００（条件分岐）”であ
り、かつ、ＡＬＵの結果が条件（condition）の条件に
ヒットした場合に、条件分岐コード（br_code）によっ
て指示された条件分岐を行うためにセレクタ２３がjmp
adsressをその出力線２５に指示するための指示信号を
信号線２２に出力する。
る。この結果レジスタ１は、信号線２上のクロックＣＬ
ＫＢによって、ＡＬＵ３３から入力する信号線３上の入
力データをストアすると同時にＦＬＡＧ判定のためにス
トアした値を信号線４に出力する。２０はＦＬＡＧ判定
回路であり、信号線４上の結果データと信号線１１上の
命令コードに含まれる命令種類（type）、条件分岐コー
ド（br_code）および条件（condition）に基づいてＦＬ
ＡＧ判定を行い、判定結果を信号線２２に出力する。た
とえば、命令種類（type）が”００（条件分岐）”であ
り、かつ、ＡＬＵの結果が条件（condition）の条件に
ヒットした場合に、条件分岐コード（br_code）によっ
て指示された条件分岐を行うためにセレクタ２３がjmp
adsressをその出力線２５に指示するための指示信号を
信号線２２に出力する。
【０００８】１５は、信号線２上のクロックＣＬＫＢに
よって現在のプログラム・カウント値をストアすると同
時にストアした値を信号線１７に出力するラッチであ
る。１８は加算器であり、信号線１０上のデータと信号
線１７上のデータを加算し、その結果を信号線１９に出
力する。２３はセレクタであり、ＦＬＡＧ判定回路２０
の出力のＦＬＡＧ判定結果によって、信号線１９上のデ
ータもしくは信号線１１上の命令コードに含まれるジャ
ンプ先アドレス（jmp address）のどちらか一方を信号
線２５に出力する。２６はプログラムカウンタ２６であ
り、信号線２７上のクロックＣＬＫＣによって、信号線
２５上のデータをストアすると同時にストアしたプログ
ラム・カウント値を信号線１６に出力するプログラムカ
ウンタである。
よって現在のプログラム・カウント値をストアすると同
時にストアした値を信号線１７に出力するラッチであ
る。１８は加算器であり、信号線１０上のデータと信号
線１７上のデータを加算し、その結果を信号線１９に出
力する。２３はセレクタであり、ＦＬＡＧ判定回路２０
の出力のＦＬＡＧ判定結果によって、信号線１９上のデ
ータもしくは信号線１１上の命令コードに含まれるジャ
ンプ先アドレス（jmp address）のどちらか一方を信号
線２５に出力する。２６はプログラムカウンタ２６であ
り、信号線２７上のクロックＣＬＫＣによって、信号線
２５上のデータをストアすると同時にストアしたプログ
ラム・カウント値を信号線１６に出力するプログラムカ
ウンタである。
【０００９】次に、図１２のアドレス・ユニット２９の
動作を図１３を用いて詳細に説明する。図６は、マシン
・サイクルとクロック（ＣＬＫＢおよびＣＬＫＣ）のタ
イミング関係を示す図である。図６に示すように、信号
線２上のクロックＣＬＫＢが”Ｈ”になった時、結果レ
ジスタ１はＡＬＵから出力される信号線３上の処理結果
をストアすると同時に、ストアした値を信号線４に出力
する。
動作を図１３を用いて詳細に説明する。図６は、マシン
・サイクルとクロック（ＣＬＫＢおよびＣＬＫＣ）のタ
イミング関係を示す図である。図６に示すように、信号
線２上のクロックＣＬＫＢが”Ｈ”になった時、結果レ
ジスタ１はＡＬＵから出力される信号線３上の処理結果
をストアすると同時に、ストアした値を信号線４に出力
する。
【００１０】ＦＬＡＧ判定回路２０は、信号線１１上の
命令コードが図１４に示す条件分岐命令中の条件分岐コ
ード（br_code）が”０１”の時、すなわち条件付きジ
ャンプ命令時にビット１９〜１６で示された条件（cond
ition）が信号線４上の結果データと一致するか否かを
判定する。プログラムカウンタ２６は、現在のプログラ
ム・カウント値をストアすると同時にストアした値を信
号線１６に出力する。加算器１８は、マシン・サイクル
ごとにプログラム・カウント値をストアするラッチ１５
の出力と固定値”１”を加算し、結果を信号線１９に出
力する。セレクタ２３は、信号線２２上のＦＬＡＧ判定
結果によって、マシン・サイクルのプログラム・カウン
ト値＋１である信号線１９上のデータまたは信号線１１
上のジャンプ先アドレス（jmp address）のどちらか一
方を選択する。ジャンプ先アドレス（jmp address）を
選択するのは、ジャンプ命令時に、信号線４上の結果デ
ータと条件（condition）が一致した場合のみであるの
で、それ以外の場合は常に信号線１９上のデータ（プロ
グラム・カウント値＋１）を選択して信号線２５に出力
する。
命令コードが図１４に示す条件分岐命令中の条件分岐コ
ード（br_code）が”０１”の時、すなわち条件付きジ
ャンプ命令時にビット１９〜１６で示された条件（cond
ition）が信号線４上の結果データと一致するか否かを
判定する。プログラムカウンタ２６は、現在のプログラ
ム・カウント値をストアすると同時にストアした値を信
号線１６に出力する。加算器１８は、マシン・サイクル
ごとにプログラム・カウント値をストアするラッチ１５
の出力と固定値”１”を加算し、結果を信号線１９に出
力する。セレクタ２３は、信号線２２上のＦＬＡＧ判定
結果によって、マシン・サイクルのプログラム・カウン
ト値＋１である信号線１９上のデータまたは信号線１１
上のジャンプ先アドレス（jmp address）のどちらか一
方を選択する。ジャンプ先アドレス（jmp address）を
選択するのは、ジャンプ命令時に、信号線４上の結果デ
ータと条件（condition）が一致した場合のみであるの
で、それ以外の場合は常に信号線１９上のデータ（プロ
グラム・カウント値＋１）を選択して信号線２５に出力
する。
【００１１】図６に示すように、信号線２上のクロック
ＣＬＫＢが”Ｈ”になった時、プログラム・カウント値
をストアするプログラムカウンタ２６は、信号線２７上
のクロックＣＬＫＣによってストアされた値すなわち更
新されたプログラム・カウント値を信号線１６に出力す
る。
ＣＬＫＢが”Ｈ”になった時、プログラム・カウント値
をストアするプログラムカウンタ２６は、信号線２７上
のクロックＣＬＫＣによってストアされた値すなわち更
新されたプログラム・カウント値を信号線１６に出力す
る。
【００１２】従来の回路では、１回の数値判定を行うの
に、閾値のロード、入力数値から閾値の減算、その減算
結果の判定に基づく条件分岐の３つの処理が必要であっ
た。これらの処理は各々１マシン・サイクルを要するの
で、１つの数値判定を行うのに３マシン・サイクルを要
した。
に、閾値のロード、入力数値から閾値の減算、その減算
結果の判定に基づく条件分岐の３つの処理が必要であっ
た。これらの処理は各々１マシン・サイクルを要するの
で、１つの数値判定を行うのに３マシン・サイクルを要
した。
【００１３】入力数値（Ｘ）がどの値域に該当するか判
定する手順を図１５に示す。入力数値（Ｘ）と値域との
関係を図４に示す。図１６，図１７は、命令ＲＯＭ２８
中にストアされた命令コードを示し、この命令コードを
適宜使用して、入力数値がどの値域に該当するかを判定
するための複数の処理を行なう。図１６、図１７におい
て、「アドレス」は、プログラム・カウント値に対応す
る命令ＲＯＭ２８のアドレスである。Ｘ、Ｙ、Ｚはそれ
ぞれレジスタであり、Ｘは入力数値をストアするレジス
タであり、Ｙ，Ｚは演算用のレジスタである。また、命
令ＲＯＭ２８から読み出された命令コードは信号線１１
上に出力される。
定する手順を図１５に示す。入力数値（Ｘ）と値域との
関係を図４に示す。図１６，図１７は、命令ＲＯＭ２８
中にストアされた命令コードを示し、この命令コードを
適宜使用して、入力数値がどの値域に該当するかを判定
するための複数の処理を行なう。図１６、図１７におい
て、「アドレス」は、プログラム・カウント値に対応す
る命令ＲＯＭ２８のアドレスである。Ｘ、Ｙ、Ｚはそれ
ぞれレジスタであり、Ｘは入力数値をストアするレジス
タであり、Ｙ，Ｚは演算用のレジスタである。また、命
令ＲＯＭ２８から読み出された命令コードは信号線１１
上に出力される。
【００１４】図１５において、従来の値域判定処理を簡
単に説明する。まず、入力数値（Ｘ）≧１２８であるか
否かを判定する。Ｘ≧１２８の場合は、次にＸ≧２０４
８であるか否かを判定する。Ｘ≧２０４８の場合は、次
にＸ≧８１９２であるか否かを判定する。Ｘ≧８１９２
の場合は、次にＸ≧１６３８４であるか否かを判定す
る。Ｘ≧１６３８４の場合は、Ｘは「Ｘ≧１６３８４」
の値域に属すると最終的に決定する。このように、Ｘの
大きさによって、場合分けを何回も繰り返して、目的の
値域を決定する。
単に説明する。まず、入力数値（Ｘ）≧１２８であるか
否かを判定する。Ｘ≧１２８の場合は、次にＸ≧２０４
８であるか否かを判定する。Ｘ≧２０４８の場合は、次
にＸ≧８１９２であるか否かを判定する。Ｘ≧８１９２
の場合は、次にＸ≧１６３８４であるか否かを判定す
る。Ｘ≧１６３８４の場合は、Ｘは「Ｘ≧１６３８４」
の値域に属すると最終的に決定する。このように、Ｘの
大きさによって、場合分けを何回も繰り返して、目的の
値域を決定する。
【００１５】一例として入力数値（Ｘ）が２０４８の場
合に、入力数値（Ｘ）がどの値域に該当するかを判定す
るための複数の処理を以下に示す。この処理はアドレス
・ユニット２９から出力されるアドレスに対応した命令
ＲＯＭ２８中の命令コードを順次実行することによって
行われる。
合に、入力数値（Ｘ）がどの値域に該当するかを判定す
るための複数の処理を以下に示す。この処理はアドレス
・ユニット２９から出力されるアドレスに対応した命令
ＲＯＭ２８中の命令コードを順次実行することによって
行われる。
【００１６】
アドレス 命令コード
0000000H ： Ｙへ１２８を代入
0000001H ： ２０４８−１２８を演算し、Ｚへ減算結果１９２０を代入
0000010H ： Ｚが０以上のため、0101000Hへジャンプ
0101000H ： Ｙへ２０４８を代入
0101001H ： ２０４８−２０４８を演算し、Ｚへ減算結果０を代入
0101010H ： Ｚが０以上のため、0111100Hへジャンプ
0111100H ： Ｙへ８１９２を代入
0111101H ： ２０４８−８１９２を演算しＺへ減算結果−６１４６を代入
0111110H ： Ｚが０以上でないため、ジャンプしない
0111111H ： Ｙへ４０９６を代入
1000000H ： ２０４８−４０９６を演算しＺへ減算結果−２０４８を代入
1000001H ： Ｚが０以上でないため、ジャンプしない
1000010H ： ４０９５≧Ｘ≧２０４８の場合の処理を実行
1000011H ： 次命令のアドレス1001100Hへ無条件ジャンプ。
【００１７】上記のように、図１６、１７に示す命令コ
ードを用いて値域判定を行なう従来の場合は、入力数値
（Ｘ）に関わらず、閾値のロード演算が４回、入力数値
から閾値を減算する演算が４回、減算結果の判定による
条件分岐演算が４回必要であり、計１２マシン・サイク
ルを要する。また、条件分岐後の処理および次命令への
ジャンプに各１マシン・サイクルが必要であるので、計
１４マシン・サイクルを要する。
ードを用いて値域判定を行なう従来の場合は、入力数値
（Ｘ）に関わらず、閾値のロード演算が４回、入力数値
から閾値を減算する演算が４回、減算結果の判定による
条件分岐演算が４回必要であり、計１２マシン・サイク
ルを要する。また、条件分岐後の処理および次命令への
ジャンプに各１マシン・サイクルが必要であるので、計
１４マシン・サイクルを要する。
【００１８】上記の入力数値が２０４８の場合に図１
６，図１７に従って値域判定を行い、決定された値域に
対応してそれぞれ異なる処理を行なう時の動作を図１
２，図１３の回路を用いて説明する。ここで、入力数値
２０４８は既にレジスタ・ファイル３２中のＸレジスタ
にロードされているものとする。
６，図１７に従って値域判定を行い、決定された値域に
対応してそれぞれ異なる処理を行なう時の動作を図１
２，図１３の回路を用いて説明する。ここで、入力数値
２０４８は既にレジスタ・ファイル３２中のＸレジスタ
にロードされているものとする。
【００１９】１マシン・サイクル目に、アドレス・ユニ
ット２９から出力されたプログラム・カウント値、すな
わちスタートアドレス”0000000”によって、命令ＲＯ
Ｍ２８のスタートアドレス”0000000”にストアされた
即値命令コード「Ｙへ１２８を代入」を信号線３０に出
力する。命令デコーダ３１はその命令コードをデコード
して、信号線１１に出力する。その信号線１１上の即値
命令コードのビット２１〜６にストアされた閾値１２８
をビット５〜０で示されたレジスタ・ファイル３２のＹ
レジスタへロードする。レジスタ・ファイル３２は、入
力数値２０４８（Ｘ）を信号線３４に出力し、閾値１２
８（Ｙ）をもう一方の信号線３５へ出力する。
ット２９から出力されたプログラム・カウント値、すな
わちスタートアドレス”0000000”によって、命令ＲＯ
Ｍ２８のスタートアドレス”0000000”にストアされた
即値命令コード「Ｙへ１２８を代入」を信号線３０に出
力する。命令デコーダ３１はその命令コードをデコード
して、信号線１１に出力する。その信号線１１上の即値
命令コードのビット２１〜６にストアされた閾値１２８
をビット５〜０で示されたレジスタ・ファイル３２のＹ
レジスタへロードする。レジスタ・ファイル３２は、入
力数値２０４８（Ｘ）を信号線３４に出力し、閾値１２
８（Ｙ）をもう一方の信号線３５へ出力する。
【００２０】次の第２マシン・サイクル目に、アドレス
・ユニット２９は、１だけインクリメントしたプログラ
ム・カウント値”0000001”を命令ＲＯＭ２８に出力
し、命令ＲＯＭ２８はこの値をアドレスとして、図１６
に示される減算の命令コード「２０４８−１２８を演算
し、信号線１１に減算結果１９２０を出力する。一方、
レジスタ・ファイル３２では、減算結果１９２０がレジ
スタＺに代入される。
・ユニット２９は、１だけインクリメントしたプログラ
ム・カウント値”0000001”を命令ＲＯＭ２８に出力
し、命令ＲＯＭ２８はこの値をアドレスとして、図１６
に示される減算の命令コード「２０４８−１２８を演算
し、信号線１１に減算結果１９２０を出力する。一方、
レジスタ・ファイル３２では、減算結果１９２０がレジ
スタＺに代入される。
【００２１】次の第３マシン・サイクル目は、Ｚが０以
上のため、アドレス・ユニット２９によってポインタ
は、図１７に示されるアドレス0101000Hへジャンプす
る。次の第４マシン・サイクルにおいて、命令ＲＯＭ２
８のアドレス0101000Hにストアされた命令コード「Ｙへ
２０４８を代入」が実行される。次の第５マシン・サイ
クルで、命令ＲＯＭ２８中のアドレス0101001Hの「Ｚへ
Ｘ−Ｙを代入」の命令コードが実行され、「２０４８−
２０４８が演算され、Ｚへ減算結果０が代入」される。
次の第６マシン・サイクルにおいて、命令ＲＯＭ２８中
のアドレス0101010Hの命令コードが実行され、この場
合、「Ｚが０以上のため、アドレス・ユニット２９によ
ってポインタはアドレス0111100Hへジャンプ」する。
上のため、アドレス・ユニット２９によってポインタ
は、図１７に示されるアドレス0101000Hへジャンプす
る。次の第４マシン・サイクルにおいて、命令ＲＯＭ２
８のアドレス0101000Hにストアされた命令コード「Ｙへ
２０４８を代入」が実行される。次の第５マシン・サイ
クルで、命令ＲＯＭ２８中のアドレス0101001Hの「Ｚへ
Ｘ−Ｙを代入」の命令コードが実行され、「２０４８−
２０４８が演算され、Ｚへ減算結果０が代入」される。
次の第６マシン・サイクルにおいて、命令ＲＯＭ２８中
のアドレス0101010Hの命令コードが実行され、この場
合、「Ｚが０以上のため、アドレス・ユニット２９によ
ってポインタはアドレス0111100Hへジャンプ」する。
【００２２】次の第７マシン・サイクルにおいて、命令
ＲＯＭ２８中のアドレス0111100Hの命令コードによって
「Ｙへ８１９２が代入」される。次の第８マシン・サイ
クルにおいて、命令ＲＯＭ２８中のアドレス0111101Hの
命令コードによって「２０４８−８１９２を演算し、Ｚ
へ減算結果−６１４４を代入」される。次の第９マシン
・サイクルにおいて、命令ＲＯＭ２８中のアドレス0111
110Hの命令コードが実行されるが「Ｚが０以上でないた
め、ジャンプ」しないで、次のアドレスの命令コードに
ポインタが移動する。
ＲＯＭ２８中のアドレス0111100Hの命令コードによって
「Ｙへ８１９２が代入」される。次の第８マシン・サイ
クルにおいて、命令ＲＯＭ２８中のアドレス0111101Hの
命令コードによって「２０４８−８１９２を演算し、Ｚ
へ減算結果−６１４４を代入」される。次の第９マシン
・サイクルにおいて、命令ＲＯＭ２８中のアドレス0111
110Hの命令コードが実行されるが「Ｚが０以上でないた
め、ジャンプ」しないで、次のアドレスの命令コードに
ポインタが移動する。
【００２３】次の第１０マシン・サイクルにおいて、命
令ＲＯＭ２８中のアドレス0111111Hの命令コードによっ
て「Ｙへ４０９６を代入」が行われる。次の第１１マシ
ン・サイクルにおいて、命令ＲＯＭ２８中のアドレス10
00000Hの命令コードによって「２０４８−４０９６を演
算し、Ｚへ減算結果２０４８が代入」される。次の第１
２マシン・サイクルにおいて、命令ＲＯＭ２８中のアド
レス1000001Hの命令コードが実行されるが「Ｚが０以上
でないため、ジャンプ」しないしないで、次のアドレス
の命令コードにポインタが移動する。
令ＲＯＭ２８中のアドレス0111111Hの命令コードによっ
て「Ｙへ４０９６を代入」が行われる。次の第１１マシ
ン・サイクルにおいて、命令ＲＯＭ２８中のアドレス10
00000Hの命令コードによって「２０４８−４０９６を演
算し、Ｚへ減算結果２０４８が代入」される。次の第１
２マシン・サイクルにおいて、命令ＲＯＭ２８中のアド
レス1000001Hの命令コードが実行されるが「Ｚが０以上
でないため、ジャンプ」しないしないで、次のアドレス
の命令コードにポインタが移動する。
【００２４】次の１３マシン・サイクルにおいて、命令
ＲＯＭ２８中のアドレス1000010Hの命令コードによって
Ｘの値域が「４０９５≧Ｘ≧２０４８」と決定される。
次の１４マシン・サイクルにおいて、命令ＲＯＭ２８中
のアドレス1000011Hの命令コードによって「次命令のア
ドレス1001100Hへ無条件ジャンプ」が実行される。
ＲＯＭ２８中のアドレス1000010Hの命令コードによって
Ｘの値域が「４０９５≧Ｘ≧２０４８」と決定される。
次の１４マシン・サイクルにおいて、命令ＲＯＭ２８中
のアドレス1000011Hの命令コードによって「次命令のア
ドレス1001100Hへ無条件ジャンプ」が実行される。
【００２５】以上述べたように、この従来の値域判定に
おいては１４マシン・サイクル目に入力数値の値域が決
定される。
おいては１４マシン・サイクル目に入力数値の値域が決
定される。
【００２６】次に、入力数値が図９に示すどの値判定値
に該当するかを検出する複数の処理手順を図式化したも
のを図１８に示し、その具体的な命令コードを図１９，
図２０に示す。
に該当するかを検出する複数の処理手順を図式化したも
のを図１８に示し、その具体的な命令コードを図１９，
図２０に示す。
【００２７】図１８において、従来の値判定処理を簡単
に説明する。まず、入力数値（Ｘ）≧８であるか否かを
判定する。Ｘ≧８の場合は、次にＸ≧１２であるか否か
を判定する。Ｘ≧１２の場合は、次にＸ≧１４であるか
否かを判定する。Ｘ≧１４の場合は、次にＸ≧１５であ
るか否かを判定する。Ｘ≧１５の場合は、Ｘは「Ｘ＝１
５」の値であると最終的に決定する。このように、Ｘの
大きさによって、場合分けを何回も繰り返して、目的の
値を決定する。
に説明する。まず、入力数値（Ｘ）≧８であるか否かを
判定する。Ｘ≧８の場合は、次にＸ≧１２であるか否か
を判定する。Ｘ≧１２の場合は、次にＸ≧１４であるか
否かを判定する。Ｘ≧１４の場合は、次にＸ≧１５であ
るか否かを判定する。Ｘ≧１５の場合は、Ｘは「Ｘ＝１
５」の値であると最終的に決定する。このように、Ｘの
大きさによって、場合分けを何回も繰り返して、目的の
値を決定する。
【００２８】上記の入力数値が、例えば、１０の場合に
図１９，図２０に従って値判定を行う。この場合の命令
コードは次のシーケンスによって実行される。
図１９，図２０に従って値判定を行う。この場合の命令
コードは次のシーケンスによって実行される。
【００２９】
【００３０】以下具体的に、入力数値１０が入力した場
合の動作を図１２，図１３の回路を用いて説明する。こ
こで、入力数値１０は既にレジスタ・ファイル３２中の
Ｘレジスタにロードされているものとする。
合の動作を図１２，図１３の回路を用いて説明する。こ
こで、入力数値１０は既にレジスタ・ファイル３２中の
Ｘレジスタにロードされているものとする。
【００３１】第１マシン・サイクル目に、アドレス・ユ
ニット２９から出力されたプログラム・カウント値、す
なわちスタートアドレス”0000000”によって、命令Ｒ
ＯＭ２８のスタートアドレス”0000000”にストアされ
た即値命令コード「Ｙへ８を代入」を信号線３０に出力
する。命令デコーダ３１はその命令コードをデコードし
て、信号線１１に出力する。その信号線１１上の即値命
令コードのビット２１〜６にストアされた閾値８をビッ
ト５〜０で示されたレジスタ・ファイル３２のＹレジス
タへロードする。
ニット２９から出力されたプログラム・カウント値、す
なわちスタートアドレス”0000000”によって、命令Ｒ
ＯＭ２８のスタートアドレス”0000000”にストアされ
た即値命令コード「Ｙへ８を代入」を信号線３０に出力
する。命令デコーダ３１はその命令コードをデコードし
て、信号線１１に出力する。その信号線１１上の即値命
令コードのビット２１〜６にストアされた閾値８をビッ
ト５〜０で示されたレジスタ・ファイル３２のＹレジス
タへロードする。
【００３２】次の第２マシン・サイクル目に、アドレス
・ユニット２９は、１だけインクリメントしたプログラ
ム・カウント値”0000001”を命令ＲＯＭ２８に出力
し、命令ＲＯＭ２８はこの値をアドレスとして、図１９
に示される減算の命令コードを命令デコーダ３１に出力
し、命令デコーダ３１はその命令コードをデコードし
て、信号線１１に出力する。その信号線１１上の命令コ
ードによりＡＬＵ３３で命令ＲＯＭ２８中のアドレス00
00001Hの命令コード「ＺへＸ−Ｙを代入」が実行され、
１０−８＝２がＺにストアされる。
・ユニット２９は、１だけインクリメントしたプログラ
ム・カウント値”0000001”を命令ＲＯＭ２８に出力
し、命令ＲＯＭ２８はこの値をアドレスとして、図１９
に示される減算の命令コードを命令デコーダ３１に出力
し、命令デコーダ３１はその命令コードをデコードし
て、信号線１１に出力する。その信号線１１上の命令コ
ードによりＡＬＵ３３で命令ＲＯＭ２８中のアドレス00
00001Hの命令コード「ＺへＸ−Ｙを代入」が実行され、
１０−８＝２がＺにストアされる。
【００３３】次の第３マシン・サイクル目に、命令ＲＯ
Ｍ２８中のアドレス0101010Hの命令コード「Ｚ≧０な
ら、0101000Hへジャンプ」が実行される。この場合は、
Ｚ＝２であるので、この条件を満足するのでアドレス01
01010Hにジャンプする。次の第４マシン・サイクル目
に、命令ＲＯＭ２８中のアドレスの0101000H命令コード
「Ｙへ１２を代入」が実行され、１２がＹレジスタにス
トアされる。次の第５マシン・サイクル目に、命令ＲＯ
Ｍ２８中のアドレス0101001Hの命令コード「ＺへＸ−Ｙ
を代入」が実行され、Ｚ＝１０−１２＝−２がＺレジス
タにストアされる。次の第６マシン・サイクル目に、命
令ＲＯＭ２８中のアドレス0101010Hの命令コード「Ｚ≧
０ならば、0111100Hへジャンプ」が実行される。この場
合は、条件を満足しないので、次のアドレス、0101011H
に移る。
Ｍ２８中のアドレス0101010Hの命令コード「Ｚ≧０な
ら、0101000Hへジャンプ」が実行される。この場合は、
Ｚ＝２であるので、この条件を満足するのでアドレス01
01010Hにジャンプする。次の第４マシン・サイクル目
に、命令ＲＯＭ２８中のアドレスの0101000H命令コード
「Ｙへ１２を代入」が実行され、１２がＹレジスタにス
トアされる。次の第５マシン・サイクル目に、命令ＲＯ
Ｍ２８中のアドレス0101001Hの命令コード「ＺへＸ−Ｙ
を代入」が実行され、Ｚ＝１０−１２＝−２がＺレジス
タにストアされる。次の第６マシン・サイクル目に、命
令ＲＯＭ２８中のアドレス0101010Hの命令コード「Ｚ≧
０ならば、0111100Hへジャンプ」が実行される。この場
合は、条件を満足しないので、次のアドレス、0101011H
に移る。
【００３４】次の第７マシン・サイクル目に、命令ＲＯ
Ｍ２８中のアドレス0101011Hの命令コード「Ｙへ１０を
代入」が実行され、１０がＹレジスタに装置される。次
の第８マシン・サイクル目に、命令ＲＯＭ２８中のアド
レス0101100Hの命令コード「ＺへＸ−Ｙを代入」が実行
され、Ｚ＝１０−１０＝０がＺレジスタにストアされ
る。次の第９マシン・サイクル目に、命令ＲＯＭ２８中
のアドレス0101101Hの命令コード「Ｚ≧０ならば、0110
101Hへジャンプ」が実行される。この場合は、条件を満
足するので、命令ＲＯＭ２８のアドレス0110101Hが命令
ＲＯＭ２８に送出される。
Ｍ２８中のアドレス0101011Hの命令コード「Ｙへ１０を
代入」が実行され、１０がＹレジスタに装置される。次
の第８マシン・サイクル目に、命令ＲＯＭ２８中のアド
レス0101100Hの命令コード「ＺへＸ−Ｙを代入」が実行
され、Ｚ＝１０−１０＝０がＺレジスタにストアされ
る。次の第９マシン・サイクル目に、命令ＲＯＭ２８中
のアドレス0101101Hの命令コード「Ｚ≧０ならば、0110
101Hへジャンプ」が実行される。この場合は、条件を満
足するので、命令ＲＯＭ２８のアドレス0110101Hが命令
ＲＯＭ２８に送出される。
【００３５】次の第１０マシン・サイクル目に、命令Ｒ
ＯＭ２８中のアドレス0110101Hの命令コード「Ｙへ１１
を代入」が実行され、１１がＹレジスタにストアされ
る。次の第１１マシン・サイクル目に、命令ＲＯＭ２８
中のアドレス0110110Hの命令コード「ＺへＸ−Ｙを代
入」が実行され、Ｚ＝１０−１１＝−１がＺレジスタに
ストアされる。次の第１２マシン・サイクル目に、命令
ＲＯＭ２８中のアドレス0110111Hの命令コード「Ｚ≧０
ならば、0111010Hへジャンプ」が実行される。この場合
は、条件を満足しないので次のアドレス0111000Hにポイ
ンタが移動する。
ＯＭ２８中のアドレス0110101Hの命令コード「Ｙへ１１
を代入」が実行され、１１がＹレジスタにストアされ
る。次の第１１マシン・サイクル目に、命令ＲＯＭ２８
中のアドレス0110110Hの命令コード「ＺへＸ−Ｙを代
入」が実行され、Ｚ＝１０−１１＝−１がＺレジスタに
ストアされる。次の第１２マシン・サイクル目に、命令
ＲＯＭ２８中のアドレス0110111Hの命令コード「Ｚ≧０
ならば、0111010Hへジャンプ」が実行される。この場合
は、条件を満足しないので次のアドレス0111000Hにポイ
ンタが移動する。
【００３６】次の第１３マシン・サイクル目に、命令Ｒ
ＯＭ２８中のアドレス0111000Hの命令コード「Ｘ＝１０
の場合の処理」が行われ、ここで初めて値が決定され
る。次の第１４マシン・サイクル目に、命令ＲＯＭ２８
中のアドレス0111001Hの命令コード「1001100Hへ無条件
ジャンプ」が実行され、処理は終了する。以上述べたよ
うに、この従来の値判定回路においては１４マシン・サ
イクルで入力数値の値が決定される。
ＯＭ２８中のアドレス0111000Hの命令コード「Ｘ＝１０
の場合の処理」が行われ、ここで初めて値が決定され
る。次の第１４マシン・サイクル目に、命令ＲＯＭ２８
中のアドレス0111001Hの命令コード「1001100Hへ無条件
ジャンプ」が実行され、処理は終了する。以上述べたよ
うに、この従来の値判定回路においては１４マシン・サ
イクルで入力数値の値が決定される。
【００３７】
【発明が解決しようとする課題】従来の技術では、入力
数値の値によって、その値域または値の判定を行なうの
に入力数値から閾値を減じ、その結果により判定してい
た。そのため、多くの減算と判断のステップ数が必要で
あり、処理時間が遅い問題点があった。また、処理サイ
クル数が多かったので、消費電力が増加するなどの問題
点があった。ＩＴＵ勧告のＧ．７２６に定められたＡＤ
ＰＣＭ方式では、上記のように値域判定または値判定に
多数の処理ステップを必要としていたために、少ないス
テップ数で高速かつ低消費電力で処理できる装置が必要
とされていた。
数値の値によって、その値域または値の判定を行なうの
に入力数値から閾値を減じ、その結果により判定してい
た。そのため、多くの減算と判断のステップ数が必要で
あり、処理時間が遅い問題点があった。また、処理サイ
クル数が多かったので、消費電力が増加するなどの問題
点があった。ＩＴＵ勧告のＧ．７２６に定められたＡＤ
ＰＣＭ方式では、上記のように値域判定または値判定に
多数の処理ステップを必要としていたために、少ないス
テップ数で高速かつ低消費電力で処理できる装置が必要
とされていた。
【００３８】
【課題を解決するための手段】本発明は、プログラムの
内容をストアする命令ＲＯＭと、この命令ＲＯＭのアド
レスを指定するプログラム・カウンタと、プログラム・
カウンタの指定する命令ＲＯＭの内容をデコードする命
令デコーダと、この命令デコーダのデコード結果に従っ
てレジスタ・ファイルの内容の演算を行う演算論理ユニ
ット（ＡＬＵ）と、ＡＬＵの演算結果から次の命令ＲＯ
Ｍのアドレス値を計算するアドレス・ユニットとからな
り、命令ＲＯＭ中の命令コードに従って演算を順次実行
する演算回路において：ＡＬＵの出力結果をストアし出
力する結果レジスタと、前記結果レジスタの出力がどの
値域に含まれるかを判定する値域判定手段と、現在のプ
ログラム・カウント値をストアするラッチ手段と、前記
値域判定手段からの値域判定結果および前記ラッチ手段
にストアされた現プログラム・カウント値を加算し次の
プログラム・カウント値を算出する加算手段と、この加
算結果を選択し命令ＲＯＭ２８中の次の命令アドレスを
決定するする第１のセレクタ手段とを備え、ＡＬＵから
の演算結果が含まれる値域に対応した命令アドレスに条
件分岐を行うように構成される。
内容をストアする命令ＲＯＭと、この命令ＲＯＭのアド
レスを指定するプログラム・カウンタと、プログラム・
カウンタの指定する命令ＲＯＭの内容をデコードする命
令デコーダと、この命令デコーダのデコード結果に従っ
てレジスタ・ファイルの内容の演算を行う演算論理ユニ
ット（ＡＬＵ）と、ＡＬＵの演算結果から次の命令ＲＯ
Ｍのアドレス値を計算するアドレス・ユニットとからな
り、命令ＲＯＭ中の命令コードに従って演算を順次実行
する演算回路において：ＡＬＵの出力結果をストアし出
力する結果レジスタと、前記結果レジスタの出力がどの
値域に含まれるかを判定する値域判定手段と、現在のプ
ログラム・カウント値をストアするラッチ手段と、前記
値域判定手段からの値域判定結果および前記ラッチ手段
にストアされた現プログラム・カウント値を加算し次の
プログラム・カウント値を算出する加算手段と、この加
算結果を選択し命令ＲＯＭ２８中の次の命令アドレスを
決定するする第１のセレクタ手段とを備え、ＡＬＵから
の演算結果が含まれる値域に対応した命令アドレスに条
件分岐を行うように構成される。
【００３９】本発明は、プログラムの内容をストアする
命令ＲＯＭと、この命令ＲＯＭのアドレスを指定するプ
ログラム・カウンタと、プログラム・カウンタの指定す
る命令ＲＯＭの内容をデコードする命令デコーダと、こ
の命令デコーダのデコード結果に従ってレジスタ・ファ
イルの内容の演算を行うＡＬＵと、ＡＬＵの演算結果か
ら次の命令ＲＯＭのアドレス値を計算するアドレス・ユ
ニットからなり命令ＲＯＭ中の命令コードに従って演算
を順次実行する演算回路において：ＡＬＵの出力結果を
ストアし出力する結果レジスタと、前記結果レジスタの
出力を１だけインクリメントする値判定手段と、現在の
プログラム・カウント値をストアするラッチ手段と、前
記値判定手段からの値判定結果および前記ラッチ手段に
ストアされた現プログラム・カウント値を加算し次のプ
ログラム・カウント値を算出する加算手段と、この加算
結果を選択し命令ＲＯＭ２８中の次の命令アドレスを決
定するする第１のセレクタ手段とを備え、ＡＬＵからの
演算結果の値に対応した命令アドレスに条件分岐を行う
ように構成される。
命令ＲＯＭと、この命令ＲＯＭのアドレスを指定するプ
ログラム・カウンタと、プログラム・カウンタの指定す
る命令ＲＯＭの内容をデコードする命令デコーダと、こ
の命令デコーダのデコード結果に従ってレジスタ・ファ
イルの内容の演算を行うＡＬＵと、ＡＬＵの演算結果か
ら次の命令ＲＯＭのアドレス値を計算するアドレス・ユ
ニットからなり命令ＲＯＭ中の命令コードに従って演算
を順次実行する演算回路において：ＡＬＵの出力結果を
ストアし出力する結果レジスタと、前記結果レジスタの
出力を１だけインクリメントする値判定手段と、現在の
プログラム・カウント値をストアするラッチ手段と、前
記値判定手段からの値判定結果および前記ラッチ手段に
ストアされた現プログラム・カウント値を加算し次のプ
ログラム・カウント値を算出する加算手段と、この加算
結果を選択し命令ＲＯＭ２８中の次の命令アドレスを決
定するする第１のセレクタ手段とを備え、ＡＬＵからの
演算結果の値に対応した命令アドレスに条件分岐を行う
ように構成される。
【００４０】本発明の演算回路において：さらに、結果
レジスタからの出力によって命令デコーダからの命令種
類（type）、条件分岐コード（br_code）および条件（c
ondition）を解読し、その結果をセレクタに送出するフ
ラッグ判定回路を設けるように構成される。
レジスタからの出力によって命令デコーダからの命令種
類（type）、条件分岐コード（br_code）および条件（c
ondition）を解読し、その結果をセレクタに送出するフ
ラッグ判定回路を設けるように構成される。
【００４１】本発明の演算回路の第１のセレクタは、前
記フラッグ判定回路からの出力によって前記加算器の出
力アドレスまたは命令デコーダからの出力に含まれるジ
ャンプ先アドレス（jmp address）のいずれか一方を選
択するように構成される。
記フラッグ判定回路からの出力によって前記加算器の出
力アドレスまたは命令デコーダからの出力に含まれるジ
ャンプ先アドレス（jmp address）のいずれか一方を選
択するように構成される。
【００４２】本発明の演算回路の結果レジスタは、さら
に、命令デコーダからの出力に含まれる命令種類（typ
e）、条件分岐コード（br_code）および条件（conditio
n）に従って固定値”１”、デコーダからの出力または
命令デコーダ中のアドレス偏位分（disp）のいずれかを
選択する第２のセレクタを含むように構成される。
に、命令デコーダからの出力に含まれる命令種類（typ
e）、条件分岐コード（br_code）および条件（conditio
n）に従って固定値”１”、デコーダからの出力または
命令デコーダ中のアドレス偏位分（disp）のいずれかを
選択する第２のセレクタを含むように構成される。
【００４３】本発明の演算回路は、値域判定または値判
定により条件分岐した先のアドレスの命令コードとして
通常の演算命令の他に現プログラムカウンタ値から次の
プログラム・カウント値への変位を指定し演算実行と同
時にその変位分プログラムカウンタ値を変位させる手段
を設け、この手段によってＡＬＵが値域判定または値判
定を行った後の分岐処理を行うように構成される。
定により条件分岐した先のアドレスの命令コードとして
通常の演算命令の他に現プログラムカウンタ値から次の
プログラム・カウント値への変位を指定し演算実行と同
時にその変位分プログラムカウンタ値を変位させる手段
を設け、この手段によってＡＬＵが値域判定または値判
定を行った後の分岐処理を行うように構成される。
【００４４】本発明の演算回路を用いてＡＤＰＣＭエン
コード／デコード演算処理中に頻繁に出現する条件分岐
処理を実行するように構成される。
コード／デコード演算処理中に頻繁に出現する条件分岐
処理を実行するように構成される。
【００４５】本発明は、プログラムの内容をストアする
命令ＲＯＭと、この命令ＲＯＭのアドレスを指定するプ
ログラム・カウンタと、プログラム・カウンタの指定す
る命令ＲＯＭの内容をデコードする命令デコーダと、こ
の命令デコーダのデコード結果に従ってレジスタ・ファ
イルの内容の演算を行う演算論理ユニット（ＡＬＵ）
と、ＡＬＵの演算結果から次の命令ＲＯＭのアドレス値
を計算するアドレス・ユニットとから構成される演算装
置を用いて、命令ＲＯＭ中の命令コードに従って演算を
順次実行する演算方法において：ＡＬＵの出力結果をス
トアし出力し、前記出力がどの値域に含まれるかを判定
し、現在のプログラム・カウント値をストアし、前記値
域判定結果および前記現プログラム・カウント値を加算
し次のプログラム・カウント値を算出し、この加算結果
を選択し命令ＲＯＭ２８中の次の命令アドレスを決定す
ることによって、ＡＬＵからの演算結果が含まれる値域
に対応した命令アドレスに条件分岐を行う用に構成され
る。
命令ＲＯＭと、この命令ＲＯＭのアドレスを指定するプ
ログラム・カウンタと、プログラム・カウンタの指定す
る命令ＲＯＭの内容をデコードする命令デコーダと、こ
の命令デコーダのデコード結果に従ってレジスタ・ファ
イルの内容の演算を行う演算論理ユニット（ＡＬＵ）
と、ＡＬＵの演算結果から次の命令ＲＯＭのアドレス値
を計算するアドレス・ユニットとから構成される演算装
置を用いて、命令ＲＯＭ中の命令コードに従って演算を
順次実行する演算方法において：ＡＬＵの出力結果をス
トアし出力し、前記出力がどの値域に含まれるかを判定
し、現在のプログラム・カウント値をストアし、前記値
域判定結果および前記現プログラム・カウント値を加算
し次のプログラム・カウント値を算出し、この加算結果
を選択し命令ＲＯＭ２８中の次の命令アドレスを決定す
ることによって、ＡＬＵからの演算結果が含まれる値域
に対応した命令アドレスに条件分岐を行う用に構成され
る。
【００４６】本発明は、プログラムの内容をストアする
命令ＲＯＭと、この命令ＲＯＭのアドレスを指定するプ
ログラム・カウンタと、プログラム・カウンタの指定す
る命令ＲＯＭの内容をデコードする命令デコーダと、こ
の命令デコーダのデコード結果に従ってレジスタ・ファ
イルの内容の演算を行うＡＬＵと、ＡＬＵの演算結果か
ら次の命令ＲＯＭのアドレス値を計算するアドレス・ユ
ニットとから構成される演算装置を用いて、命令ＲＯＭ
中の命令コードに従って演算を順次実行する演算方法に
おいて：ＡＬＵの出力結果をストアし出力し、前記出力
を１だけインクリメントし、現在のプログラム・カウン
ト値をストアし、前記インクリメント結果および前記現
プログラム・カウント値を加算し次のプログラム・カウ
ント値を算出し、この加算結果を選択し命令ＲＯＭ２８
中の次の命令アドレスを決定することによって、ＡＬＵ
からの演算結果の値に対応した命令アドレスに条件分岐
を行うように構成される。
命令ＲＯＭと、この命令ＲＯＭのアドレスを指定するプ
ログラム・カウンタと、プログラム・カウンタの指定す
る命令ＲＯＭの内容をデコードする命令デコーダと、こ
の命令デコーダのデコード結果に従ってレジスタ・ファ
イルの内容の演算を行うＡＬＵと、ＡＬＵの演算結果か
ら次の命令ＲＯＭのアドレス値を計算するアドレス・ユ
ニットとから構成される演算装置を用いて、命令ＲＯＭ
中の命令コードに従って演算を順次実行する演算方法に
おいて：ＡＬＵの出力結果をストアし出力し、前記出力
を１だけインクリメントし、現在のプログラム・カウン
ト値をストアし、前記インクリメント結果および前記現
プログラム・カウント値を加算し次のプログラム・カウ
ント値を算出し、この加算結果を選択し命令ＲＯＭ２８
中の次の命令アドレスを決定することによって、ＡＬＵ
からの演算結果の値に対応した命令アドレスに条件分岐
を行うように構成される。
【００４７】
実施の形態１．図１は本発明の値域判定を行う実施の一
形態を示すブロック図である。このブロックは、図１２
中のアドレス・ユニット２９を示す図である。図１２
は、従来の技術と同様であり、本発明は従来の装置のア
ドレス・ユニット２９をハードウエア化することによっ
て少ないマシン・サイクルで処理を行うようにしたもの
である。
形態を示すブロック図である。このブロックは、図１２
中のアドレス・ユニット２９を示す図である。図１２
は、従来の技術と同様であり、本発明は従来の装置のア
ドレス・ユニット２９をハードウエア化することによっ
て少ないマシン・サイクルで処理を行うようにしたもの
である。
【００４８】まず、値域判定による条件分岐を行う場合
について説明する。図１および図１２の信号線１１上の
命令コードのフォーマットを図３を用いて説明する。図
３において、ビット２８、２７は命令の種類を示し、ビ
ット２８、２７が”００”の場合は条件分岐命令であ
り、”０１”の場合は即値ロード命令である。ビット２
６、２５は条件分岐コード（br_code）を示し、その値
が”００”は「call」、”０１”は「jmp」、”１０”
は「return」、”１１”は「sw」を示す。ビット２４〜
２１は条件（condition）を示し、その値が”０００
０”は「zro」、”０００１”は「one」、”００１０”
は「neg」、”００１１”は「pos」、”０１００”は
「mag」、”０１０１”は「result」、”０１１０”は
「uncondition」に対応している。ビット１０〜０はジ
ャンプ命令時のジャンプ先アドレス「jmpaddress」を示
す。ビット２０〜１１は任意の値でよい。
について説明する。図１および図１２の信号線１１上の
命令コードのフォーマットを図３を用いて説明する。図
３において、ビット２８、２７は命令の種類を示し、ビ
ット２８、２７が”００”の場合は条件分岐命令であ
り、”０１”の場合は即値ロード命令である。ビット２
６、２５は条件分岐コード（br_code）を示し、その値
が”００”は「call」、”０１”は「jmp」、”１０”
は「return」、”１１”は「sw」を示す。ビット２４〜
２１は条件（condition）を示し、その値が”０００
０”は「zro」、”０００１”は「one」、”００１０”
は「neg」、”００１１”は「pos」、”０１００”は
「mag」、”０１０１”は「result」、”０１１０”は
「uncondition」に対応している。ビット１０〜０はジ
ャンプ命令時のジャンプ先アドレス「jmpaddress」を示
す。ビット２０〜１１は任意の値でよい。
【００４９】ここで、ビット２８、２７（type）が”０
０”であり、ビット２６、２５の条件分岐コード（br_c
ode）が”１１”つまりｓｗの場合は、値域判定による
条件分岐、すなわちmagか値域判定による条件分岐すな
わちresultであることを示す。また、ビット２８、２７
が”００”であり、ビット２６、２５が”１１”かつビ
ット２４〜２１が”０１００”の時に値域判定による条
件分岐magであることを示す。また、値域判定による条
件分岐すなわち、ＳＷ命令の場合は、次のアドレスは
（現アドレス）＋（条件）に基づいた変位量になるの
で、ジャンプ先の絶対アドレスを指定する必要はないの
で、ビット１０〜０のジャンプ先アドレスは任意の値で
よい。
０”であり、ビット２６、２５の条件分岐コード（br_c
ode）が”１１”つまりｓｗの場合は、値域判定による
条件分岐、すなわちmagか値域判定による条件分岐すな
わちresultであることを示す。また、ビット２８、２７
が”００”であり、ビット２６、２５が”１１”かつビ
ット２４〜２１が”０１００”の時に値域判定による条
件分岐magであることを示す。また、値域判定による条
件分岐すなわち、ＳＷ命令の場合は、次のアドレスは
（現アドレス）＋（条件）に基づいた変位量になるの
で、ジャンプ先の絶対アドレスを指定する必要はないの
で、ビット１０〜０のジャンプ先アドレスは任意の値で
よい。
【００５０】図１において、１は結果レジスタである。
結果レジスタ１は信号線２上のクロックＣＬＫＢによっ
てＡＬＵ３３の処理結果をストアすると同時に、ストア
した値をＦＬＡＧ判定のために信号線４に出力し、値域
判定のためにストアした値のうち即値のみを信号線５に
出力する。７は値域判定回路であり、入力データ（Ｘ）
が図４の判定範囲のどの値域に入るかを判定し、その判
定結果をデコーダ４０に出力する。デコーダ４０は判定
結果を信号線８を介してセレクタ９に出力される。セレ
クタ９は、値域判定結果である入力データ８、信号線１
０上のプログラム・カウント値を１インクリメントする
ための固定値”１”および信号線１２上のアドレス偏位
分（disp）のいずれか１つのデータを信号線１１上の命
令デコーダからの命令の種類（type）、条件分岐コード
（br_code）および条件（condition）に従って選択し、
信号線１４に出力する。１８は、加算器であり、ラッチ
１５の出力であるプログラムカウンタＰＣとセレクタ９
からの出力とを加算する。１５〜２７は、図１３と同様
または相当部分を示すので詳細は省略する。この値域判
定回路の一例を図５に示す。
結果レジスタ１は信号線２上のクロックＣＬＫＢによっ
てＡＬＵ３３の処理結果をストアすると同時に、ストア
した値をＦＬＡＧ判定のために信号線４に出力し、値域
判定のためにストアした値のうち即値のみを信号線５に
出力する。７は値域判定回路であり、入力データ（Ｘ）
が図４の判定範囲のどの値域に入るかを判定し、その判
定結果をデコーダ４０に出力する。デコーダ４０は判定
結果を信号線８を介してセレクタ９に出力される。セレ
クタ９は、値域判定結果である入力データ８、信号線１
０上のプログラム・カウント値を１インクリメントする
ための固定値”１”および信号線１２上のアドレス偏位
分（disp）のいずれか１つのデータを信号線１１上の命
令デコーダからの命令の種類（type）、条件分岐コード
（br_code）および条件（condition）に従って選択し、
信号線１４に出力する。１８は、加算器であり、ラッチ
１５の出力であるプログラムカウンタＰＣとセレクタ９
からの出力とを加算する。１５〜２７は、図１３と同様
または相当部分を示すので詳細は省略する。この値域判
定回路の一例を図５に示す。
【００５１】次に、値域判定による条件分岐を高速かつ
効率的に行う本実施の形態の動作を図１を用いて以下に
説明する。信号線１１上の命令コードは、図３に示すよ
うに値域判定による条件分岐の命令の２８、２７ビット
（type）、ビット２６、２５ビット（br_code）、２４
〜２１ビット（condition）がそれぞれ”００（条件分
岐）”、”１１（SW）”、”０１００（mag）”である
とする。
効率的に行う本実施の形態の動作を図１を用いて以下に
説明する。信号線１１上の命令コードは、図３に示すよ
うに値域判定による条件分岐の命令の２８、２７ビット
（type）、ビット２６、２５ビット（br_code）、２４
〜２１ビット（condition）がそれぞれ”００（条件分
岐）”、”１１（SW）”、”０１００（mag）”である
とする。
【００５２】図６に示すように、信号線２上のクロック
ＣＬＫＢが”Ｈ”になった時、結果レジスタ１は図１２
のＡＬＵ３３の処理結果（Ｘ）をストアすると同時にス
トアした値のうち値域判定のために演算結果（ＡＬＵ３
３からのオーバフローフラッグ、キャリアフラッグ等を
除く）のみを信号線５に出力する。値域判定回路７は、
信号線５上の入力データ（Ｘ）に対し、図７に従って値
域判定結果をデコーダ４０に出力し、このデコーダ４０
はデコード結果を信号線８に出力する。セレクタ９は、
信号線１１上の命令コードのビット２８、２７が”０
０”かつビット２６、２５が”１１”かつビット２４〜
２１が”０１００”である時のみ、すなわち値域判定に
よる条件分岐命令時のみ値域判定結果である信号線８上
の入力データを選択し、信号線１４に出力する。
ＣＬＫＢが”Ｈ”になった時、結果レジスタ１は図１２
のＡＬＵ３３の処理結果（Ｘ）をストアすると同時にス
トアした値のうち値域判定のために演算結果（ＡＬＵ３
３からのオーバフローフラッグ、キャリアフラッグ等を
除く）のみを信号線５に出力する。値域判定回路７は、
信号線５上の入力データ（Ｘ）に対し、図７に従って値
域判定結果をデコーダ４０に出力し、このデコーダ４０
はデコード結果を信号線８に出力する。セレクタ９は、
信号線１１上の命令コードのビット２８、２７が”０
０”かつビット２６、２５が”１１”かつビット２４〜
２１が”０１００”である時のみ、すなわち値域判定に
よる条件分岐命令時のみ値域判定結果である信号線８上
の入力データを選択し、信号線１４に出力する。
【００５３】一方、ラッチ１５は、信号線１６上の現在
のプログラム・カウント値をストアすると同時にストア
した値を信号線１７に出力する。加算器１８は、マシン
・サイクルごとにラッチ１５の出力（プログラム・カウ
ント値）と信号線１４上の値域判定結果とを加算し、そ
の結果を信号線１９に出力する。セレクタ２３は、信号
線１９上のデータと信号線１１上の命令コード（jmp ad
dress）を選択して信号線２５に出力する。すなわち、
セレクタ２３は、プログラム・カウント値＋値域判定結
果を信号線２５に出力することになる。
のプログラム・カウント値をストアすると同時にストア
した値を信号線１７に出力する。加算器１８は、マシン
・サイクルごとにラッチ１５の出力（プログラム・カウ
ント値）と信号線１４上の値域判定結果とを加算し、そ
の結果を信号線１９に出力する。セレクタ２３は、信号
線１９上のデータと信号線１１上の命令コード（jmp ad
dress）を選択して信号線２５に出力する。すなわち、
セレクタ２３は、プログラム・カウント値＋値域判定結
果を信号線２５に出力することになる。
【００５４】信号線２上のクロックＣＬＫＢ（図６）
が”Ｈ”になった時の動作は従来の技術と同様に、プロ
グラム・カウント値をストアするプログラムカウンタ２
６は、信号線２７上のクロックＣＬＫＣによってストア
された値すなわち更新されたプログラム・カウント値を
信号線１６に出力する。
が”Ｈ”になった時の動作は従来の技術と同様に、プロ
グラム・カウント値をストアするプログラムカウンタ２
６は、信号線２７上のクロックＣＬＫＣによってストア
された値すなわち更新されたプログラム・カウント値を
信号線１６に出力する。
【００５５】上述のように、本実施の形態においては、
入力数値の値域判定を値域判定回路７により行い、図８
に示すように、プログラム・カウント値と値域判定結果
を加算し、その加算結果のカウント値によって命令ＲＯ
Ｍ２８内の条件分岐を実行できる。これを詳細に説明す
る。最初に、プログラムカウンタＰＣは、Ｘ＝Ｘの位置
にあるので、ＡＬＵ３３の出力はＸとなる。次にプログ
ラムカウンタＰＣは、通常のＡＬＵの演算処理のため１
だけインクリメントされＳＷ（mag）を指示する。この
とき、直前のＡＬＵ演算結果を用いてＳＷ命令が実行さ
れるので、Ｘの値域判定結果がｎであるとすれば、次の
プログラムカウンタＰＣ値は現ＰＣ値＋ｎとなる。図８
においては、ｎ＝７の場合を示し、プログラムカウンタ
は処理（７）に移る。
入力数値の値域判定を値域判定回路７により行い、図８
に示すように、プログラム・カウント値と値域判定結果
を加算し、その加算結果のカウント値によって命令ＲＯ
Ｍ２８内の条件分岐を実行できる。これを詳細に説明す
る。最初に、プログラムカウンタＰＣは、Ｘ＝Ｘの位置
にあるので、ＡＬＵ３３の出力はＸとなる。次にプログ
ラムカウンタＰＣは、通常のＡＬＵの演算処理のため１
だけインクリメントされＳＷ（mag）を指示する。この
とき、直前のＡＬＵ演算結果を用いてＳＷ命令が実行さ
れるので、Ｘの値域判定結果がｎであるとすれば、次の
プログラムカウンタＰＣ値は現ＰＣ値＋ｎとなる。図８
においては、ｎ＝７の場合を示し、プログラムカウンタ
は処理（７）に移る。
【００５６】従って、本実施の形態においては、従来の
技術が必要としていた、閾値のロード、入力数値から閾
値の減算および減算結果の判定による条件分岐の３つの
処理を行うことなしに、１マシン・サイクルで値域判定
による条件分岐を行うことができる点に特徴がある。こ
こで、「Ｘ＝Ｘ」命令は、ＡＬＵの命令をスルーで出力
する命令であり、レジスタファイルからＸを読出しＡＬ
ＵはＸをそのまま出力し、レジスタファイルはＸを保持
し直す。すなわち、Ｘレジスタの結果は再度Ｘとなる。
また、「ＳＷ（mag）」命令は、条件分岐命令であり、
直前のＡＬＵの演算結果の値＋１だけ現プログラムカウ
ンタから変位させる命令である。
技術が必要としていた、閾値のロード、入力数値から閾
値の減算および減算結果の判定による条件分岐の３つの
処理を行うことなしに、１マシン・サイクルで値域判定
による条件分岐を行うことができる点に特徴がある。こ
こで、「Ｘ＝Ｘ」命令は、ＡＬＵの命令をスルーで出力
する命令であり、レジスタファイルからＸを読出しＡＬ
ＵはＸをそのまま出力し、レジスタファイルはＸを保持
し直す。すなわち、Ｘレジスタの結果は再度Ｘとなる。
また、「ＳＷ（mag）」命令は、条件分岐命令であり、
直前のＡＬＵの演算結果の値＋１だけ現プログラムカウ
ンタから変位させる命令である。
【００５７】実施の形態２．図２は、本発明の値判定に
よる条件分岐を行う他の実施の一形態を示すブロック図
を示す。値判定による条件分岐を行う場合の図２および
図１２の信号線１１上の命令コードのフォーマットは図
３に示されるように実施の形態１と同様である。
よる条件分岐を行う他の実施の一形態を示すブロック図
を示す。値判定による条件分岐を行う場合の図２および
図１２の信号線１１上の命令コードのフォーマットは図
３に示されるように実施の形態１と同様である。
【００５８】次に、値判定による条件分岐を高速かつ効
率的に行う本実施の形態の動作を図２を用いて以下に説
明する。この場合、ビット２８、２７（type）が”００
（条件分岐）”であり、ビット２６、２５（br_code）
が”１１（SW）”かつビット２４〜２１が”０１０１
（result）”であると仮定する。また、値判定による条
件分岐命令時は、ジャンプ先アドレスは不要であるの
で、ビット１０〜０のジャンプ先アドレスは任意の値で
よい。
率的に行う本実施の形態の動作を図２を用いて以下に説
明する。この場合、ビット２８、２７（type）が”００
（条件分岐）”であり、ビット２６、２５（br_code）
が”１１（SW）”かつビット２４〜２１が”０１０１
（result）”であると仮定する。また、値判定による条
件分岐命令時は、ジャンプ先アドレスは不要であるの
で、ビット１０〜０のジャンプ先アドレスは任意の値で
よい。
【００５９】図６に示す信号線２上のクロックＣＬＫＢ
が”Ｈ”になった時、結果レジスタ１は図１２のＡＬＵ
３３からの処理結果をストアすると同時にストアした値
の内、値判定のために即値の下位４ビットのみを信号線
６に出力する。値判定回路３６は信号線６上の入力デー
タに１を加算しその結果を値判定結果として信号線３７
に出力する。判定値は図９に示すように、何らかの手段
を用いて値判定を行わなくても、即値の下位４ビットの
信号線６上の入力データに１を加算した値が値判定結果
となる。セレクタ９は、信号線１１上の命令コードのビ
ット２８、２７が”００”、ビット２６、２５が”１
１”かつビット２４〜２１が”０１０１”である時の
み、すなわち値判定による条件分岐命令時のみ、値判定
結果３７を選択し、信号線１４に出力する。
が”Ｈ”になった時、結果レジスタ１は図１２のＡＬＵ
３３からの処理結果をストアすると同時にストアした値
の内、値判定のために即値の下位４ビットのみを信号線
６に出力する。値判定回路３６は信号線６上の入力デー
タに１を加算しその結果を値判定結果として信号線３７
に出力する。判定値は図９に示すように、何らかの手段
を用いて値判定を行わなくても、即値の下位４ビットの
信号線６上の入力データに１を加算した値が値判定結果
となる。セレクタ９は、信号線１１上の命令コードのビ
ット２８、２７が”００”、ビット２６、２５が”１
１”かつビット２４〜２１が”０１０１”である時の
み、すなわち値判定による条件分岐命令時のみ、値判定
結果３７を選択し、信号線１４に出力する。
【００６０】ラッチ１５は、信号線１６上の現在のプロ
グラム・カウント値をストアすると同時にストアした値
を信号線１７に出力する。加算器１８は、マシン・サイ
クルごとにラッチ１５からの信号線１７上の出力とセレ
クタ９からの信号線１４上の値判定結果とを加算し、そ
の結果を信号線１９に出力する。セレクタ２３は、信号
線１９上のデータを選択して信号線２５に出力する。セ
レクタ２３は、プログラム・カウント値＋値判定結果を
信号線２５に出力する。
グラム・カウント値をストアすると同時にストアした値
を信号線１７に出力する。加算器１８は、マシン・サイ
クルごとにラッチ１５からの信号線１７上の出力とセレ
クタ９からの信号線１４上の値判定結果とを加算し、そ
の結果を信号線１９に出力する。セレクタ２３は、信号
線１９上のデータを選択して信号線２５に出力する。セ
レクタ２３は、プログラム・カウント値＋値判定結果を
信号線２５に出力する。
【００６１】図６の信号線２上のクロックＣＬＫＢが”
Ｌ”になった時の動作は、従来の技術と同様に、プログ
ラム・カウント値をストアするプログラムカウンタ２６
は、信号線２７上のクロックＣＬＫＣによってストアさ
れた値すなわち更新されたプログラム・カウント値を信
号線１６に出力する。
Ｌ”になった時の動作は、従来の技術と同様に、プログ
ラム・カウント値をストアするプログラムカウンタ２６
は、信号線２７上のクロックＣＬＫＣによってストアさ
れた値すなわち更新されたプログラム・カウント値を信
号線１６に出力する。
【００６２】つまり、本実施の形態は図１０に示すよう
に、プログラム・カウント値に値判定結果を加算するだ
けで値判定による条件分岐を行うことができる。従っ
て、本発明においては、従来の技術が必要としていた、
閾値のロード、入力数値から閾値の減算および減算結果
の判定による条件分岐の３つの処理を行うことなしに、
１マシン・サイクルで値判定による条件分岐を行うこと
ができる。これを詳細に説明する。
に、プログラム・カウント値に値判定結果を加算するだ
けで値判定による条件分岐を行うことができる。従っ
て、本発明においては、従来の技術が必要としていた、
閾値のロード、入力数値から閾値の減算および減算結果
の判定による条件分岐の３つの処理を行うことなしに、
１マシン・サイクルで値判定による条件分岐を行うこと
ができる。これを詳細に説明する。
【００６３】最初に、プログラムカウンタＰＣは、Ｘ＝
Ｘの位置にあるので、ＡＬＵ３３の出力はＸとなる。次
にプログラムカウンタＰＣは、通常のＡＬＵの演算処理
のため１だけインクリメントされＳＷ（result）を指示
する。このとき、直前のＡＬＵ演算結果を用いてＳＷ命
令が実行されるので、Ｘの値域判定結果がｎであるとす
れば、次のプログラムカウンタＰＣ値は現ＰＣ値＋ｎと
なる。図１０においては、ｎ＝７の場合を示し、プログ
ラムカウンタは処理（７）に移る。
Ｘの位置にあるので、ＡＬＵ３３の出力はＸとなる。次
にプログラムカウンタＰＣは、通常のＡＬＵの演算処理
のため１だけインクリメントされＳＷ（result）を指示
する。このとき、直前のＡＬＵ演算結果を用いてＳＷ命
令が実行されるので、Ｘの値域判定結果がｎであるとす
れば、次のプログラムカウンタＰＣ値は現ＰＣ値＋ｎと
なる。図１０においては、ｎ＝７の場合を示し、プログ
ラムカウンタは処理（７）に移る。
【００６４】実施の形態３．図１１は、本発明の即値ロ
ードを行う場合の実施の一形態を示すブロック図を示す
図である。図１１においては、ＰＣ＋ｎに移る過程は図
１０と同じである。図１１の場合は、ＰＣ＋ｎの内容は
即値ロード命令である。即値ロード命令は即値を実行す
ると同時に、現プログラムカウンタ値からなる変位を指
定する。ここで、「Ｘ＝Ｘ」命令は、ＡＬＵの命令をス
ルーで出力する命令であり、レジスタファイルからＸを
読出しＡＬＵはＸをそのまま出力し、レジスタファイル
はＸを保持し直す。すなわち、Ｘレジスタの結果は再度
Ｘとなる。また、「ＳＷ（result）」命令は、条件分岐
命令であり、直前のＡＬＵの演算結果の値＋１だけ現プ
ログラムカウンタから変位させる命令である。
ードを行う場合の実施の一形態を示すブロック図を示す
図である。図１１においては、ＰＣ＋ｎに移る過程は図
１０と同じである。図１１の場合は、ＰＣ＋ｎの内容は
即値ロード命令である。即値ロード命令は即値を実行す
ると同時に、現プログラムカウンタ値からなる変位を指
定する。ここで、「Ｘ＝Ｘ」命令は、ＡＬＵの命令をス
ルーで出力する命令であり、レジスタファイルからＸを
読出しＡＬＵはＸをそのまま出力し、レジスタファイル
はＸを保持し直す。すなわち、Ｘレジスタの結果は再度
Ｘとなる。また、「ＳＷ（result）」命令は、条件分岐
命令であり、直前のＡＬＵの演算結果の値＋１だけ現プ
ログラムカウンタから変位させる命令である。
【００６５】図１１において変位（disp）は、１０であ
るので、次のプログラムカウンタ値は現プログラムカウ
ンタ値＋１０となる。ｎが７以外であっても変位値（di
sp）をＲＯＭアドレス中に指定しておくことによって、
ＰＣ＋ｎのアドレスにある命令を実行することによっ
て、即値ロードと実行分岐の一連の処理を２ステップで
行うことができる。
るので、次のプログラムカウンタ値は現プログラムカウ
ンタ値＋１０となる。ｎが７以外であっても変位値（di
sp）をＲＯＭアドレス中に指定しておくことによって、
ＰＣ＋ｎのアドレスにある命令を実行することによっ
て、即値ロードと実行分岐の一連の処理を２ステップで
行うことができる。
【００６６】図３において、即値ロードを行う場合の図
１および図１２の信号線１１上の命令コードの命令フォ
ーマットを説明する。図３におけるビット２８、２７は
命令の種類（type）を示し、ビット２８、２７が”０
１”の場合は即値ロード命令となる。また、ビット２
８、２７が”０１”の時つまり即値ロード命令の時、ビ
ット２６〜１１は即値データ（imm-data）を示し、ビッ
ト１０〜６は即値ロードと同時にアドレス変位を行うた
めのアドレス変位分（disp）を示し、ビット５〜０はデ
ータ転送先アドレス（dst）を示す。
１および図１２の信号線１１上の命令コードの命令フォ
ーマットを説明する。図３におけるビット２８、２７は
命令の種類（type）を示し、ビット２８、２７が”０
１”の場合は即値ロード命令となる。また、ビット２
８、２７が”０１”の時つまり即値ロード命令の時、ビ
ット２６〜１１は即値データ（imm-data）を示し、ビッ
ト１０〜６は即値ロードと同時にアドレス変位を行うた
めのアドレス変位分（disp）を示し、ビット５〜０はデ
ータ転送先アドレス（dst）を示す。
【００６７】次に、値域判定あるいは値判定による条件
分岐後の即値ロードおよび無条件ジャンプを高速かつ効
率的に行う本実施の形態の動作を図１および図を用いて
以下に説明する。
分岐後の即値ロードおよび無条件ジャンプを高速かつ効
率的に行う本実施の形態の動作を図１および図を用いて
以下に説明する。
【００６８】図６に示すように、信号線２上のクロック
ＣＬＫＢが”Ｈ”になった時、セレクタ９は、信号線１
１上の命令コードのビット２８、２７が”０１”の時、
すなわち即値ロード命令時のみ信号線１１上の命令コー
ドのビット１０〜６のアドレス変位分（disp）データを
信号線１２から選択し、信号線１４に出力する。ラッチ
１５は、現在のプログラム・カウント値をストアすると
同時にストアした値を信号線１７に出力する。加算器１
８は、マシン・サイクルごとにプログラム・カウント値
をストアするラッチ１５の信号線１７上のプログラムカ
ウンタ出力とアドレス変位分（disp）とを加算し、結果
を信号線１９に出力する。セレクタ２３は、信号線１９
上のデータを選択して信号線２５に出力する。従って、
この場合は、セレクタ２３は、プログラム・カウント値
＋アドレス変位分を信号線２５に出力することになる。
ＣＬＫＢが”Ｈ”になった時、セレクタ９は、信号線１
１上の命令コードのビット２８、２７が”０１”の時、
すなわち即値ロード命令時のみ信号線１１上の命令コー
ドのビット１０〜６のアドレス変位分（disp）データを
信号線１２から選択し、信号線１４に出力する。ラッチ
１５は、現在のプログラム・カウント値をストアすると
同時にストアした値を信号線１７に出力する。加算器１
８は、マシン・サイクルごとにプログラム・カウント値
をストアするラッチ１５の信号線１７上のプログラムカ
ウンタ出力とアドレス変位分（disp）とを加算し、結果
を信号線１９に出力する。セレクタ２３は、信号線１９
上のデータを選択して信号線２５に出力する。従って、
この場合は、セレクタ２３は、プログラム・カウント値
＋アドレス変位分を信号線２５に出力することになる。
【００６９】図６の信号線２上のクロックＣＬＫＢが”
Ｌ”になった時の動作は、従来の技術と同様に、プログ
ラム・カウント値をストアするプログラムカウンタ２６
は、信号線２７上のクロックＣＬＫＣによってストアさ
れた値すなわち更新されたプログラム・カウント値を信
号線１６に出力する。
Ｌ”になった時の動作は、従来の技術と同様に、プログ
ラム・カウント値をストアするプログラムカウンタ２６
は、信号線２７上のクロックＣＬＫＣによってストアさ
れた値すなわち更新されたプログラム・カウント値を信
号線１６に出力する。
【００７０】つまり、本実施の形態は、図１２に示すよ
うに、即値ロードが出力されると同時に、プログラム・
カウント値にアドレス変位分を加算することによりプロ
グラム・カウント値の更新を行うため、従来の技術が２
マシン・サイクル要した処理を１マシン・サイクルで行
うことができる。また、本実施の形態を実施の形態１ま
たは実施の形態２と組み合わせることにより、従来の技
術が１４マシン・サイクルを要した処理を２マシン・サ
イクルで行うことができる。
うに、即値ロードが出力されると同時に、プログラム・
カウント値にアドレス変位分を加算することによりプロ
グラム・カウント値の更新を行うため、従来の技術が２
マシン・サイクル要した処理を１マシン・サイクルで行
うことができる。また、本実施の形態を実施の形態１ま
たは実施の形態２と組み合わせることにより、従来の技
術が１４マシン・サイクルを要した処理を２マシン・サ
イクルで行うことができる。
【００７１】
【発明の効果】本発明によれば、ＡＬＵの演算結果がど
の値域に入るかをハードウエアで構成されたアドレス・
ユニットを設けることによって１マシンサイクル以内に
条件分岐を行うために、処理時間が短くさらに低消費電
力の演算回路を提供できる。
の値域に入るかをハードウエアで構成されたアドレス・
ユニットを設けることによって１マシンサイクル以内に
条件分岐を行うために、処理時間が短くさらに低消費電
力の演算回路を提供できる。
【００７２】本発明によれば、値域判定、値判定及びそ
の判定結果から時期プログラムカウンタ値を決定する専
用のハードウエアを用意することにより、また条件分岐
後の処理命令に命令実行後のプログラムカウンタ相対変
位を指定しプログラムカウンタを更新することにより２
ステップ以内に条件判定処理を実行することができる。
これにより命令コードを高速に実行することが可能なだ
けでなく低消費電力の演算回路、特に低消費電力で処理
ステップ数の少ないＡＤＰＣＭエンコーダ／デコーダを
提供することが可能である。
の判定結果から時期プログラムカウンタ値を決定する専
用のハードウエアを用意することにより、また条件分岐
後の処理命令に命令実行後のプログラムカウンタ相対変
位を指定しプログラムカウンタを更新することにより２
ステップ以内に条件判定処理を実行することができる。
これにより命令コードを高速に実行することが可能なだ
けでなく低消費電力の演算回路、特に低消費電力で処理
ステップ数の少ないＡＤＰＣＭエンコーダ／デコーダを
提供することが可能である。
【００７３】本発明の演算回路によれば、ＡＬＵの出力
結果をストアし出力し、前記出力がどの値域に含まれる
かを判定し、現在のプログラム・カウント値をストア
し、前記値域判定結果および前記現プログラム・カウン
ト値を加算し次のプログラム・カウント値を算出し、こ
の加算結果を選択し命令ＲＯＭ２８中の次の命令アドレ
スを決定することによって、ＡＬＵからの演算結果が含
まれる値域に対応した命令アドレスに条件分岐を行うの
で、命令コードを高速に実行することが可能なだけでな
く低消費電力の演算回路を提供することが可能である。
結果をストアし出力し、前記出力がどの値域に含まれる
かを判定し、現在のプログラム・カウント値をストア
し、前記値域判定結果および前記現プログラム・カウン
ト値を加算し次のプログラム・カウント値を算出し、こ
の加算結果を選択し命令ＲＯＭ２８中の次の命令アドレ
スを決定することによって、ＡＬＵからの演算結果が含
まれる値域に対応した命令アドレスに条件分岐を行うの
で、命令コードを高速に実行することが可能なだけでな
く低消費電力の演算回路を提供することが可能である。
【００７４】本発明の演算回路によれば、ＡＬＵの出力
結果をストアし出力し、前記出力を１だけインクリメン
トし、現在のプログラム・カウント値をストアし、前記
インクリメント結果および前記現プログラム・カウント
値を加算し次のプログラム・カウント値を算出し、この
加算結果を選択し命令ＲＯＭ２８中の次の命令アドレス
を決定することによって、ＡＬＵからの演算結果の値に
対応した命令アドレスに条件分岐を行うので、命令コー
ドを高速に実行することが可能なだけでなく低消費電力
の演算回路を提供することが可能である。
結果をストアし出力し、前記出力を１だけインクリメン
トし、現在のプログラム・カウント値をストアし、前記
インクリメント結果および前記現プログラム・カウント
値を加算し次のプログラム・カウント値を算出し、この
加算結果を選択し命令ＲＯＭ２８中の次の命令アドレス
を決定することによって、ＡＬＵからの演算結果の値に
対応した命令アドレスに条件分岐を行うので、命令コー
ドを高速に実行することが可能なだけでなく低消費電力
の演算回路を提供することが可能である。
【００７５】本発明の演算回路においては、さらに、結
果レジスタからの出力によって命令デコーダからの命令
種類（type）、条件分岐コード（br_code）および条件
（condition）を解読し、その結果をセレクタに送出す
るので、命令コードを高速に実行することが可能なだけ
でなく低消費電力の演算回路を提供することが可能であ
る。
果レジスタからの出力によって命令デコーダからの命令
種類（type）、条件分岐コード（br_code）および条件
（condition）を解読し、その結果をセレクタに送出す
るので、命令コードを高速に実行することが可能なだけ
でなく低消費電力の演算回路を提供することが可能であ
る。
【００７６】本発明の演算回路の第１のセレクタは、前
記フラッグ判定回路からの出力によって前記加算器の出
力アドレスまたは命令デコーダからの出力に含まれるジ
ャンプ先アドレス（jmp address）のいずれか一方を選
択するので、命令コードを高速に実行することが可能な
だけでなく低消費電力の演算回路を提供することが可能
である。
記フラッグ判定回路からの出力によって前記加算器の出
力アドレスまたは命令デコーダからの出力に含まれるジ
ャンプ先アドレス（jmp address）のいずれか一方を選
択するので、命令コードを高速に実行することが可能な
だけでなく低消費電力の演算回路を提供することが可能
である。
【００７７】本発明の演算回路は、さらに、第２のセレ
クタによって、命令デコーダからの出力に含まれる命令
種類（type）、条件分岐コード（br_code）および条件
（condition）に従って、固定値”１”、デコーダから
の出力または命令デコーダ中のアドレス偏位分（disp）
のいずれかを選択するので、命令コードを高速に実行す
ることが可能なだけでなく、低消費電力の演算回路を提
供することが可能である。
クタによって、命令デコーダからの出力に含まれる命令
種類（type）、条件分岐コード（br_code）および条件
（condition）に従って、固定値”１”、デコーダから
の出力または命令デコーダ中のアドレス偏位分（disp）
のいずれかを選択するので、命令コードを高速に実行す
ることが可能なだけでなく、低消費電力の演算回路を提
供することが可能である。
【００７８】本発明の演算回路は、値域判定または値判
定により条件分岐した先のアドレスの命令コードとして
通常の演算命令の他に現プログラムカウンタ値から次の
プログラム・カウント値への変位を指定し演算実行と同
時にその変位分プログラムカウンタ値を変位させ、これ
によってＡＬＵが値域判定または値判定を行った後の分
岐処理を行うので、命令コードを高速に実行することが
可能なだけでなく低消費電力の演算回路を提供すること
が可能である。
定により条件分岐した先のアドレスの命令コードとして
通常の演算命令の他に現プログラムカウンタ値から次の
プログラム・カウント値への変位を指定し演算実行と同
時にその変位分プログラムカウンタ値を変位させ、これ
によってＡＬＵが値域判定または値判定を行った後の分
岐処理を行うので、命令コードを高速に実行することが
可能なだけでなく低消費電力の演算回路を提供すること
が可能である。
【００７９】本発明の演算回路を用いてＡＤＰＣＭエン
コード／デコード演算処理中に頻繁に出現する条件分岐
処理を実行するので、命令コードを高速に実行すること
が可能なだけでなく低消費電力の演算回路を提供するこ
とが可能である。
コード／デコード演算処理中に頻繁に出現する条件分岐
処理を実行するので、命令コードを高速に実行すること
が可能なだけでなく低消費電力の演算回路を提供するこ
とが可能である。
【図１】 本発明の実施の形態１のアドレス・ユニット
の構成を示す図である。
の構成を示す図である。
【図２】 本発明の実施の形態２のアドレス・ユニット
の構成を示す図である。
の構成を示す図である。
【図３】 本発明の実施の形態で用いる命令コードのフ
ォーマットを示す図である。
ォーマットを示す図である。
【図４】 値域判定を行う際の判定範囲を示す図であ
る。
る。
【図５】 本発明の実施の一形態で用いられる値域判定
回路を示す図である。
回路を示す図である。
【図６】 マシン・サイクルおよびクロックタイミング
を示す図である。
を示す図である。
【図７】 本発明の実施の形態１の値域判定範囲と値域
判定結果の対応を示す図である。
判定結果の対応を示す図である。
【図８】 本発明の実施の形態１の動作を簡略に示す図
である。
である。
【図９】 本発明の実施の形態２の値判定値と値判定結
果の対応を示す図である。
果の対応を示す図である。
【図１０】 本発明の実施の形態の動作を簡略に示す図
である。
である。
【図１１】 本発明の実施の形態の動作を簡略に示す図
である。
である。
【図１２】 本発明が静電容量されるＡＤＰＣＭ装置の
主要部の動作を簡略に示す図である。
主要部の動作を簡略に示す図である。
【図１３】 従来のアドレス・ユニットの構成を示す図
である。
である。
【図１４】 従来の命令フォーマットを示す図である。
【図１５】 従来の値域判定の手順を示す図である。
【図１６】 命令ＲＯＭ２８にストアされた従来の値域
判定を行う手順を示す図である（その１）。
判定を行う手順を示す図である（その１）。
【図１７】 命令ＲＯＭ２８にストアされた従来の値域
判定を行う手順を示す図である（その２）。
判定を行う手順を示す図である（その２）。
【図１８】 従来の値判定の手順を示す図である。
【図１９】 命令ＲＯＭ２８にストアされた従来の値判
定を行う手順を示す図である（その１）。
定を行う手順を示す図である（その１）。
【図２０】 命令ＲＯＭ２８にストアされた従来の値判
定を行う手順を示す図である（その２）。
定を行う手順を示す図である（その２）。
１ 結果レジスタ
７ 値域判定回路
９ セレクタ
１５ ラッチ
１８ 加算器
２０ ＦＬＡＧ判定回路
２６ プログラムカウンタ
２８ 命令ＲＯＭ
２９ アドレス・ユニット
３１ 命令デコーダ
３２ レジスタ・ファイル
３３ ＡＬＵ
３６ 値判定回路
４０ デコーダ
Claims (9)
- 【請求項１】 プログラムの内容をストアする命令ＲＯ
Ｍと、この命令ＲＯＭのアドレスを指定するプログラム
・カウンタと、プログラム・カウンタの指定する命令Ｒ
ＯＭの内容をデコードする命令デコーダと、この命令デ
コーダのデコード結果に従ってレジスタ・ファイルの内
容の演算を行う演算論理ユニット（ＡＬＵ）と、ＡＬＵ
の演算結果から次の命令ＲＯＭのアドレス値を計算する
アドレス・ユニットとからなり、命令ＲＯＭ中の命令コ
ードに従って演算を順次実行する演算回路において：Ａ
ＬＵの出力結果をストアし出力する結果レジスタと、 前記結果レジスタの出力が、どの値域に含まれるかを判
定する値域判定手段と、 現在のプログラム・カウント値をストアするラッチ手段
と、 前記値域判定手段からの値域判定結果および前記ラッチ
手段にストアされた現プログラム・カウント値を加算し
次のプログラム・カウント値を算出する加算手段と、 この加算結果を選択し命令ＲＯＭ２８中の次の命令アド
レスを決定するする第１のセレクタ手段と、 を備え、ＡＬＵからの演算結果が含まれる値域に対応し
た命令アドレスに条件分岐を行うことを特徴とする演算
回路。 - 【請求項２】 プログラムの内容をストアする命令ＲＯ
Ｍと、この命令ＲＯＭのアドレスを指定するプログラム
・カウンタと、プログラム・カウンタの指定する命令Ｒ
ＯＭの内容をデコードする命令デコーダと、この命令デ
コーダのデコード結果に従ってレジスタ・ファイルの内
容の演算を行うＡＬＵと、ＡＬＵの演算結果から次の命
令ＲＯＭのアドレス値を計算するアドレス・ユニットか
らなり命令ＲＯＭ中の命令コードに従って演算を順次実
行する演算回路において：ＡＬＵの出力結果をストアし
出力する結果レジスタと、 前記結果レジスタの出力を１だけインクリメントする値
判定手段と、 現在のプログラム・カウント値をストアするラッチ手段
と、 前記値判定手段からの値判定結果および前記ラッチ手段
にストアされた現プログラム・カウント値を加算し次の
プログラム・カウント値を算出する加算手段と、 この加算結果を選択し命令ＲＯＭ２８中の次の命令アド
レスを決定するする第１のセレクタ手段と、 を備え、ＡＬＵからの演算結果の値に対応した命令アド
レスに条件分岐を行うことを特徴とする演算回路。 - 【請求項３】 請求項１または２のいずれかに記載の演
算回路において：さらに、前記結果レジスタからの出力
によって命令デコーダからの命令種類（type）、条件分
岐コード（br_code）、および条件（condition）を解読
し、その結果をセレクタに送出するフラッグ判定回路を
設けたことを特徴とする演算回路。 - 【請求項４】 請求項１、２または３のいずれかに記載
の演算回路において：前記第１のセレクタは、前記フラ
ッグ判定回路からの出力によって前記加算器の出力アド
レスまたは命令デコーダからの出力に含まれるジャンプ
先アドレス（jmp address）のいずれか一方を選択する
ことを特徴とする演算回路。 - 【請求項５】 請求項１から４のいずれかに記載の演算
回路において：さらに、命令デコーダからの出力に含ま
れる命令種類（type）、条件分岐コード（br_code）お
よび条件（condition）に従って、固定値”１”、デコ
ーダからの出力または命令デコーダ中のアドレス偏位分
（disp）のいずれかを選択する第２のセレクタを含むこ
とを特徴とする演算回路。 - 【請求項６】 請求項１から５のいずれかに記載の演算
回路において：値域判定または値判定により条件分岐し
た先のアドレスの命令コードとして通常の演算命令の他
に現プログラムカウンタ値から次のプログラム・カウン
ト値への変位を指定し演算実行と同時にその変位分プロ
グラムカウンタ値を変位させる手段を設け、この手段に
よってＡＬＵが値域判定または値判定を行った後の分岐
処理を行うことを特徴とする演算回路。 - 【請求項７】 請求項１から６のいずれかに記載の演算
回路を用いてＡＤＰＣＭエンコード／デコード演算処理
中に頻繁に出現する条件分岐処理を実行することを特徴
とするＡＤＰＣＭエンコード／デコード演算回路。 - 【請求項８】 プログラムの内容をストアする命令ＲＯ
Ｍと、この命令ＲＯＭのアドレスを指定するプログラム
・カウンタと、プログラム・カウンタの指定する命令Ｒ
ＯＭの内容をデコードする命令デコーダと、この命令デ
コーダのデコード結果に従ってレジスタ・ファイルの内
容の演算を行う演算論理ユニット（ＡＬＵ）と、ＡＬＵ
の演算結果から次の命令ＲＯＭのアドレス値を計算する
アドレス・ユニットとから構成される演算装置を用い
て、命令ＲＯＭ中の命令コードに従って演算を順次実行
する演算方法において：ＡＬＵの出力結果をストアし出
力し、 前記出力がどの値域に含まれるかを判定し、 現在のプログラム・カウント値をストアし、 前記値域判定結果および前記現プログラム・カウント値
を加算し次のプログラム・カウント値を算出し、 この加算結果を選択し命令ＲＯＭ２８中の次の命令アド
レスを決定することによって、 ＡＬＵからの演算結果が含まれる値域に対応した命令ア
ドレスに条件分岐を行うことを特徴とする演算方法。 - 【請求項９】 プログラムの内容をストアする命令ＲＯ
Ｍと、この命令ＲＯＭのアドレスを指定するプログラム
・カウンタと、プログラム・カウンタの指定する命令Ｒ
ＯＭの内容をデコードする命令デコーダと、この命令デ
コーダのデコード結果に従ってレジスタ・ファイルの内
容の演算を行うＡＬＵと、ＡＬＵの演算結果から次の命
令ＲＯＭのアドレス値を計算するアドレス・ユニットと
から構成される演算装置を用いて、命令ＲＯＭ中の命令
コードに従って演算を順次実行する演算方法において：
ＡＬＵの出力結果をストアし、出力し、 前記出力を１だけインクリメントし、 現在のプログラム・カウント値をストアし、 前記インクリメント結果および前記現プログラム・カウ
ント値を加算し次のプログラム・カウント値を算出し、 この加算結果を選択し命令ＲＯＭ２８中の次の命令アド
レスを決定することによって、 ＡＬＵからの演算結果の値に対応した命令アドレスに条
件分岐を行うことを特徴とする演算方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18726095A JP3453938B2 (ja) | 1995-07-24 | 1995-07-24 | 演算回路および演算方法 |
| US08/580,085 US5764941A (en) | 1995-07-24 | 1995-12-20 | Operating circuit and method for processing signals in ADPCM system |
| EP95120263A EP0756230B1 (en) | 1995-07-24 | 1995-12-21 | Operating circuit and method for selecting signal processing commands in ADPCM system |
| DE69531610T DE69531610T2 (de) | 1995-07-24 | 1995-12-21 | Ansteuerschaltung und Verfahren zur Auswahl von Signalverarbeitungsbefehlen in einem ADPCM-System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18726095A JP3453938B2 (ja) | 1995-07-24 | 1995-07-24 | 演算回路および演算方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0934703A JPH0934703A (ja) | 1997-02-07 |
| JP3453938B2 true JP3453938B2 (ja) | 2003-10-06 |
Family
ID=16202870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18726095A Expired - Fee Related JP3453938B2 (ja) | 1995-07-24 | 1995-07-24 | 演算回路および演算方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5764941A (ja) |
| EP (1) | EP0756230B1 (ja) |
| JP (1) | JP3453938B2 (ja) |
| DE (1) | DE69531610T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6446196B1 (en) * | 1999-02-17 | 2002-09-03 | International Business Machines Corporation | Method apparatus and computer program product including one-of and one-of-and-jump instructions for processing data communications |
| CN1205540C (zh) * | 2000-12-29 | 2005-06-08 | 深圳赛意法微电子有限公司 | 含有解码器的电路、时分寻址的方法和一个微控制器 |
| JP4364077B2 (ja) | 2004-06-30 | 2009-11-11 | 富士通株式会社 | 演算装置及び演算装置の制御方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3979725A (en) * | 1973-08-06 | 1976-09-07 | Xerox Corporation | Multi-way program branching circuits |
| US4090250A (en) * | 1976-09-30 | 1978-05-16 | Raytheon Company | Digital signal processor |
| US4891754A (en) * | 1987-07-02 | 1990-01-02 | General Datacomm Inc. | Microinstruction sequencer for instructing arithmetic, logical and data move operations in a conditional manner |
| CA1311063C (en) * | 1988-12-16 | 1992-12-01 | Tokumichi Murakami | Digital signal processor |
| US5450555A (en) * | 1990-06-29 | 1995-09-12 | Digital Equipment Corporation | Register logging in pipelined computer using register log queue of register content changes and base queue of register log queue pointers for respective instructions |
| US5410660A (en) * | 1992-12-24 | 1995-04-25 | Motorola, Inc. | System and method for executing branch on bit set/clear instructions using microprogramming flow |
-
1995
- 1995-07-24 JP JP18726095A patent/JP3453938B2/ja not_active Expired - Fee Related
- 1995-12-20 US US08/580,085 patent/US5764941A/en not_active Expired - Fee Related
- 1995-12-21 DE DE69531610T patent/DE69531610T2/de not_active Expired - Fee Related
- 1995-12-21 EP EP95120263A patent/EP0756230B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0756230A3 (en) | 1997-10-15 |
| EP0756230A2 (en) | 1997-01-29 |
| US5764941A (en) | 1998-06-09 |
| DE69531610T2 (de) | 2004-06-09 |
| JPH0934703A (ja) | 1997-02-07 |
| DE69531610D1 (de) | 2003-10-02 |
| EP0756230B1 (en) | 2003-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2640454B2 (ja) | ディジタル命令プロセッサ制御装置および１サイクル内で分岐を実行する方法 | |
| US7956776B2 (en) | Arithmetic decoding apparatus | |
| KR100233220B1 (ko) | 파이프라인 처리기 | |
| WO1997030389A2 (en) | Method and apparatus for improved branch prediction accuracy in a superscaler microprocessor | |
| US4945511A (en) | Improved pipelined processor with two stage decoder for exchanging register values for similar operand instructions | |
| KR20100108509A (ko) | 레지스터 명령 필드를 인코딩하는 방법 | |
| EP0201833A2 (en) | Instruction processor | |
| US6189092B1 (en) | Pipeline processor capable of reducing branch hazards with small-scale circuit | |
| US6760836B2 (en) | Apparatus for issuing an instruction to a suitable issue destination | |
| JP3453938B2 (ja) | 演算回路および演算方法 | |
| EP0394711A2 (en) | Branch instruction control unit based on a pipeline method | |
| EP0423726A2 (en) | Branch control circuit | |
| US5142630A (en) | System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching | |
| US20050091478A1 (en) | Processor using less hardware and instruction conversion apparatus reducing the number of types of instructions | |
| US6182211B1 (en) | Conditional branch control method | |
| JPH01183737A (ja) | 情報処理装置 | |
| JP2883035B2 (ja) | パイプライン・プロセッサ | |
| US20060101240A1 (en) | Digital signal processing circuit and digital signal processing method | |
| JP2001043082A (ja) | 情報処理装置並びに命令コーディング方法及び命令デコーディング方法 | |
| JPH06121172A (ja) | 画像符号化装置 | |
| US20040243788A1 (en) | Vector processor and register addressing method | |
| EP0843253A1 (en) | A method for reducing the number of bits needed for the representation of constant values in a data processing device | |
| JPS60117335A (ja) | 情報処理装置 | |
| JP2772100B2 (ja) | 並列命令フェッチ機構 | |
| US20060015704A1 (en) | Operation apparatus and instruction code executing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |