JPH06290208A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH06290208A JPH06290208A JP5076591A JP7659193A JPH06290208A JP H06290208 A JPH06290208 A JP H06290208A JP 5076591 A JP5076591 A JP 5076591A JP 7659193 A JP7659193 A JP 7659193A JP H06290208 A JPH06290208 A JP H06290208A
- Authority
- JP
- Japan
- Prior art keywords
- data
- operand
- elements
- stored
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 title claims abstract description 17
- 239000000872 buffer Substances 0.000 claims abstract description 24
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】ＩＤＰ（データベースプロセッサ）で行なうマ
ージジョイン命令の中のバック処理の性能を上げるこ
と。 【構成】ＩＤＰ（データベースプロセッサ）内にバック
処理のデータバッファを持つことでＭＳ（主記憶）への
フェッチ要求送出からデータ到着までの時間を短縮す
る。 【効果】マージジョイン命令においてバック処理を行う
場合、バック処理の性能向上の効果がある。
ージジョイン命令の中のバック処理の性能を上げるこ
と。 【構成】ＩＤＰ（データベースプロセッサ）内にバック
処理のデータバッファを持つことでＭＳ（主記憶）への
フェッチ要求送出からデータ到着までの時間を短縮す
る。 【効果】マージジョイン命令においてバック処理を行う
場合、バック処理の性能向上の効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、ベクトル処理装置に係
り、特に各ベクトルの要素番号を示すインデックスの増
加が各演算結果に依存しているデータベース処理に好適
なベクトル処理装置に関する。
り、特に各ベクトルの要素番号を示すインデックスの増
加が各演算結果に依存しているデータベース処理に好適
なベクトル処理装置に関する。
【０００２】
【従来の技術】従来、ソートやジョインなどの処理をべ
クトル化することによって処理の高速化を図ったものと
して、特開昭６０−１３４９７３号がある。上記従来技
術では、各ベクトルオペランド毎にオペランドのアドレ
スレジスタと要素カウンタを設け、演算結果によってオ
ペランド毎に独立に制御することにより通常のベクトル
演算と同等な高速化を可能としている。
クトル化することによって処理の高速化を図ったものと
して、特開昭６０−１３４９７３号がある。上記従来技
術では、各ベクトルオペランド毎にオペランドのアドレ
スレジスタと要素カウンタを設け、演算結果によってオ
ペランド毎に独立に制御することにより通常のベクトル
演算と同等な高速化を可能としている。
【０００３】マージジョイン命令とは、複数の要素から
なる２組のベクトルオペランドに対し、突き合わせを行
ない値が等しい要素の全組み合せを出力する。第２図
は、マージジョイン処理の例を示す説明図である。以下
マージジョイン命令の動作を説明する。この例において
は入力データであるＯＰ２、ＯＰ３の要素は、タグ部と
比較部から成っており比較部同士を比較して等しい要素
のタグ部を出力データであるＯＰ１として出力する。
なる２組のベクトルオペランドに対し、突き合わせを行
ない値が等しい要素の全組み合せを出力する。第２図
は、マージジョイン処理の例を示す説明図である。以下
マージジョイン命令の動作を説明する。この例において
は入力データであるＯＰ２、ＯＰ３の要素は、タグ部と
比較部から成っており比較部同士を比較して等しい要素
のタグ部を出力データであるＯＰ１として出力する。
【０００４】（１）ＯＰ２の要素番号０とＯＰ３の要素
番号０を比較部を比較する。
番号０を比較部を比較する。
【０００５】（２）ＯＰ２の要素番号１とＯＰ３の要素
番号０を比較部を比較する。
番号０を比較部を比較する。
【０００６】（３）ＯＰ２の要素番号１とＯＰ３の要素
番号１の比較部を比較する。
番号１の比較部を比較する。
【０００７】（４）ＯＰ２の要素番号１とＯＰ３の要素
番号２の比較部を比較する。等しいのでそれぞれのタグ
部‘ｂ’、‘ｉ’をＯＰ１の要素番号０として出力す
る。
番号２の比較部を比較する。等しいのでそれぞれのタグ
部‘ｂ’、‘ｉ’をＯＰ１の要素番号０として出力す
る。
【０００８】（５）ＯＰ２の要素番号２とＯＰ３の要素
番号２の比較部を比較する。等しいのでそれぞれのタグ
部‘ｃ’、‘ｉ’をＯＰ１の要素番号１として出力す
る。
番号２の比較部を比較する。等しいのでそれぞれのタグ
部‘ｃ’、‘ｉ’をＯＰ１の要素番号１として出力す
る。
【０００９】（６）ＯＰ２の要素番号３とＯＰ３の要素
番号２の比較部を比較する。等しいのでそれぞれのタグ
部‘ｄ’、‘ｉ’をＯＰ１の要素番号２として出力す
る。
番号２の比較部を比較する。等しいのでそれぞれのタグ
部‘ｄ’、‘ｉ’をＯＰ１の要素番号２として出力す
る。
【００１０】（７）ＯＰ２の要素番号１とＯＰ３の要素
番号３の比較部を比較する。等しいのでそれぞれのタグ
部‘ｂ’、‘ｊ’をＯＰ１の要素番号３として出力す
る。
番号３の比較部を比較する。等しいのでそれぞれのタグ
部‘ｂ’、‘ｊ’をＯＰ１の要素番号３として出力す
る。
【００１１】（８）同様に繰り返しＯＰ１を結果として
得る。
得る。
【００１２】ここで（６）から（７）の動作のときＯＰ
２の要素番号１〜３の要素をＭＳより再度読みだし
（７）以降の動作をするこれをバック処理と呼ぶ。
２の要素番号１〜３の要素をＭＳより再度読みだし
（７）以降の動作をするこれをバック処理と呼ぶ。
【００１３】
【発明が解決しようとする課題】しかしながら上記従来
技術は、バック処理時に、ＭＳ（主記憶）へのフェッチ
要求送出からデータ到着までの時間がかかり処理性能が
低下する。
技術は、バック処理時に、ＭＳ（主記憶）へのフェッチ
要求送出からデータ到着までの時間がかかり処理性能が
低下する。
【００１４】本発明の目的は、マージジョイン命令にお
いてバック処理時間を短縮したベクトル処理装置を提供
することにある。
いてバック処理時間を短縮したベクトル処理装置を提供
することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるベクトル処理装置は、バック処理時に
使用するデータバッファをベクトル処理装置内に設け
る。第２オペランド（ＯＰ２）の要素と第３オペランド
（ＯＰ３）の要素の比較部の要素が等しく連続している
とき、第２オペランドの等しい連続要素をデータバッフ
ァに格納する。その時、データバッファに格納する最後
のデータの次のデータが転送されるようにＭＳへのフェ
ッチ要求を出すようにする手段と、バック処理を実行す
る場合、第２オペランドのデータはデータバッファに格
納してあるので、データバッファのデータと第３オペラ
ンドのデータに対し、マージジョイン処理を実行する手
段を設けることにより達成される。
に、本発明によるベクトル処理装置は、バック処理時に
使用するデータバッファをベクトル処理装置内に設け
る。第２オペランド（ＯＰ２）の要素と第３オペランド
（ＯＰ３）の要素の比較部の要素が等しく連続している
とき、第２オペランドの等しい連続要素をデータバッフ
ァに格納する。その時、データバッファに格納する最後
のデータの次のデータが転送されるようにＭＳへのフェ
ッチ要求を出すようにする手段と、バック処理を実行す
る場合、第２オペランドのデータはデータバッファに格
納してあるので、データバッファのデータと第３オペラ
ンドのデータに対し、マージジョイン処理を実行する手
段を設けることにより達成される。
【００１６】
【作用】本発明は、バック処理を行なう場合、従来ＭＳ
（主記憶）へのフェッチ要求を発行し再びデータをオペ
ランドバッファに入力していたのを第２オペランド用の
データバッファを設けることで送出からデータ到着まで
の時間を短縮しバック処理の性能を向上できる。例えば
図２のように２つのオペランドベクトル、ＯＰ２，ＯＰ
３が与えられたときで、ＯＰ２，ＯＰ３のそれぞれの要
素が等しく連続している場合の時に、バック処理が行な
われる。この時第２オペランド用データバッファには、
ＯＰ２の要素番号１〜３要素が格納される。このデータ
バッファに格納するデータは、ＭＳからデータが到着す
る時間内で演算できるデータ数とする。
（主記憶）へのフェッチ要求を発行し再びデータをオペ
ランドバッファに入力していたのを第２オペランド用の
データバッファを設けることで送出からデータ到着まで
の時間を短縮しバック処理の性能を向上できる。例えば
図２のように２つのオペランドベクトル、ＯＰ２，ＯＰ
３が与えられたときで、ＯＰ２，ＯＰ３のそれぞれの要
素が等しく連続している場合の時に、バック処理が行な
われる。この時第２オペランド用データバッファには、
ＯＰ２の要素番号１〜３要素が格納される。このデータ
バッファに格納するデータは、ＭＳからデータが到着す
る時間内で演算できるデータ数とする。
【００１７】
【実施例】以下、本発明の実施例を、図面を用いて、バ
ック処理を行なうマージジョイン命令の動作を例にして
説明する。
ック処理を行なうマージジョイン命令の動作を例にして
説明する。
【００１８】図１は、本発明の一実施例を示すベクトル
処理装置のブロック図である。
処理装置のブロック図である。
【００１９】第２オペランド（ＯＰ２）バッファ１２
２、第３オペランド（ＯＰ３）バッファ１３２には、そ
れぞれのアドレスすなわち要素位置を指定するアドレス
レジスタ（ＯＰ２ＡＲ）１２１およびアドレスレジスタ
（ＯＰ３ＡＲ）１３１が設けられ、各アドレスレジスタ
の示す位置から要素を読みだすことができる。
２、第３オペランド（ＯＰ３）バッファ１３２には、そ
れぞれのアドレスすなわち要素位置を指定するアドレス
レジスタ（ＯＰ２ＡＲ）１２１およびアドレスレジスタ
（ＯＰ３ＡＲ）１３１が設けられ、各アドレスレジスタ
の示す位置から要素を読みだすことができる。
【００２０】ＯＰ２ＡＲにより指定されたＯＰ２のアド
レス位置から読みだされた要素は中間レジスタ１２３
（ＯＰ２Ｃ）に格納する。同様にＯＰ３ＡＲにより指定
されたＯＰ３のアドレス位置から読みだされた要素は、
中間レジスタ１３３（ＯＰ３Ｃ）に格納する。バック処
理を行なう時は、ＯＰ２ＣのデータをＯＰ２用のデータ
バッファ１２５（ＯＰ２Ｂ）に格納する。その時ＯＰ２
Ｂに格納できる最終データの次のデータが転送されるよ
うにＭＳにフェッチ要求を出す。ＯＰ２Ｂには、アドレ
スすなわち要素位置を指定するアドレスレジスタ１２４
（ＯＰ２ＡＢ）が設けられ、アドレスレジスタの示す位
置から要素を読みだすことができる。ＯＰ２ＡＢにより
指定されたＯＰ２Ｂのアドレス位置から読みだされた要
素は、中間レジスタ１２６（ＯＰ２ＣＢ）に格納する。
中間レジスタＯＰ２Ｃ、ＯＰ２ＣＢのデータは、、セレ
クタ１２７（ＳＥＬ）に入力される。セレクタ１２７
は、比較回路１４１の比較結果を判定して判定制御回路
１５１により制御される。データバッファのデータがつ
きた場合、バック処理開始時にＭＳにフェッチ要求を出
していたデータを使用する。
レス位置から読みだされた要素は中間レジスタ１２３
（ＯＰ２Ｃ）に格納する。同様にＯＰ３ＡＲにより指定
されたＯＰ３のアドレス位置から読みだされた要素は、
中間レジスタ１３３（ＯＰ３Ｃ）に格納する。バック処
理を行なう時は、ＯＰ２ＣのデータをＯＰ２用のデータ
バッファ１２５（ＯＰ２Ｂ）に格納する。その時ＯＰ２
Ｂに格納できる最終データの次のデータが転送されるよ
うにＭＳにフェッチ要求を出す。ＯＰ２Ｂには、アドレ
スすなわち要素位置を指定するアドレスレジスタ１２４
（ＯＰ２ＡＢ）が設けられ、アドレスレジスタの示す位
置から要素を読みだすことができる。ＯＰ２ＡＢにより
指定されたＯＰ２Ｂのアドレス位置から読みだされた要
素は、中間レジスタ１２６（ＯＰ２ＣＢ）に格納する。
中間レジスタＯＰ２Ｃ、ＯＰ２ＣＢのデータは、、セレ
クタ１２７（ＳＥＬ）に入力される。セレクタ１２７
は、比較回路１４１の比較結果を判定して判定制御回路
１５１により制御される。データバッファのデータがつ
きた場合、バック処理開始時にＭＳにフェッチ要求を出
していたデータを使用する。
【００２１】比較回路１４１は、ＯＰ２（ｉ）とＯＰ３
（ｊ）のデータが入力され比較する。ここで、ｉ，ｊは
それぞれＯＰ２、ＯＰ３の要素番号である。これらの比
較結果は、判定制御回路１５１に入力される。ＯＰ２Ａ
Ｒ１２１はＯＰ２選択出力２０１により１要素分のアド
レスが加算される。ＯＰ３ＡＲ１３１もＯＰ３選択出力
３０１、ＯＰ２ＡＢ１２４もＯＰ２選択出力２０１によ
り同様更新される。
（ｊ）のデータが入力され比較する。ここで、ｉ，ｊは
それぞれＯＰ２、ＯＰ３の要素番号である。これらの比
較結果は、判定制御回路１５１に入力される。ＯＰ２Ａ
Ｒ１２１はＯＰ２選択出力２０１により１要素分のアド
レスが加算される。ＯＰ３ＡＲ１３１もＯＰ３選択出力
３０１、ＯＰ２ＡＢ１２４もＯＰ２選択出力２０１によ
り同様更新される。
【００２２】ＯＰ２のデータはデータバッファ（ＯＰ２
Ｂ）に格納してあるので、ＯＰ２ＢのデータとＯＰ３の
データに対し、マージジョイン命令を実行することがで
きる。
Ｂ）に格納してあるので、ＯＰ２ＢのデータとＯＰ３の
データに対し、マージジョイン命令を実行することがで
きる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
マージジョイン命令においてバック処理を行う場合、バ
ック処理の性能向上の効果がある。
マージジョイン命令においてバック処理を行う場合、バ
ック処理の性能向上の効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】マージジョイン処理の例を示す説明図である。
１２１、１２４、１３１…アドレスレジスタ、 １２２、１３２…オペランドバッファ、 １２５…データバッファ、 １２３、１２６、１３３…中間レジスタ、 １２７…セレクタ、 １４１…オペランド比較回路、 １５１…判定制御回路。
Claims (1)
- 【請求項１】複数の要素からなる２組のベクトルオペラ
ンドに対し、突き合わせを行ない値が等しい要素の全組
み合せを出力する（マージジョイン処理）ベクトル処理
装置において、ベクトル要素を再度読みだす（バック処
理）ことを行なう時に使用するデータのデータバッファ
を設けることを特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076591A JPH06290208A (ja) | 1993-04-02 | 1993-04-02 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076591A JPH06290208A (ja) | 1993-04-02 | 1993-04-02 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06290208A true JPH06290208A (ja) | 1994-10-18 |
Family
ID=13609557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5076591A Pending JPH06290208A (ja) | 1993-04-02 | 1993-04-02 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06290208A (ja) |
-
1993
- 1993-04-02 JP JP5076591A patent/JPH06290208A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0155211B1 (en) | System for by-pass control in pipeline operation of computer | |
| EP0208870A1 (en) | Vector data processor | |
| US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
| US4689765A (en) | Groups of tag signals for data store in multi-plane set of buffers | |
| JPH04245324A (ja) | 演算装置 | |
| JPH05150979A (ja) | 即値オペランド拡張方式 | |
| JPS61253541A (ja) | 命令処理装置 | |
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| EP0164418B1 (en) | Microprogram control system | |
| US4924377A (en) | Pipelined instruction processor capable of reading dependent operands in parallel | |
| JPH02195429A (ja) | 情報処理装置 | |
| JPH06290208A (ja) | ベクトル処理装置 | |
| JPS5969845A (ja) | デ−タ駆動制御方式 | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPH04184535A (ja) | 並列演算装置 | |
| JP3067161B2 (ja) | ファジィ演算処理装置 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JP3271713B2 (ja) | マイクロ命令制御装置 | |
| JPS6023378B2 (ja) | 情報処理装置 | |
| JPH04149637A (ja) | 情報処理装置 | |
| JPS60178540A (ja) | 情報処理装置におけるバイパス制御方式 | |
| JPH0343865A (ja) | ベクトル・データ処理装置 | |
| JPS6116111B2 (ja) | ||
| JPH0432924A (ja) | 最大値検出装置と最小値検出装置 | |
| JPH0223426A (ja) | 情報処理装置 |