DE10122309A1

DE10122309A1 - Adressgeneriereinheit

Info

Publication number: DE10122309A1
Application number: DE10122309A
Authority: DE
Inventors: Uwe Porst; Wolfram Drescher
Original assignee: Systemonic AG
Current assignee: NXP BV
Priority date: 2001-05-08
Filing date: 2001-05-08
Publication date: 2002-11-21
Also published as: JP2002358197A; JP3668464B2; US20020169939A1; US7577818B2

Abstract

Um flexibel auf die jeweiligen Bedürfnisse bei Adressberechnungen in einem Mikroprozessor eingehen zu können, wird eine Adressgeneriereinheit mit einer Schnittstelle vorgeschlagen, die einen oder mehrere Eingangsdatenpfade (ED0, ED1) und einen Ausgangsdatenpfad (AD0) bereitstellt, über welche für die Erzeugung benötigte Informationen geführt werden können. Insbesondere kann über die Schnittstelle eine auf den spezifischen Bedarf ausgerichtete Adressgeneriererweiterungseinheit (AGEE) angeschlossen werden, womit die Funktionalität der Adressgeneriereinheit durch das Bereitstellen von weiteren Registern (ER0...2) und eines zusätzlichen Rechenwerks (ERW) erhöht werden kann.

Description

Die Erfindung betrifft eine Adressgeneriereinheit nach dem Oberbegriff des Anspruchs 1.

Als wesentliche Bestandteile eines Digitalsignalprozessors (DSP) sind das Steuerwerk, das Rechenwerk, der Registersatz, die Adressgeneriereinheit sowie die Busschnittstelle zu nen nen. Die Steuereinheit legt die Reihenfolge, in der die Befeh le aus dem Programmspeicher ausgelesen werden, fest und über wacht die Verbindungen zu den Peripheriegeräten und steuert den Registersatz, das Rechenwerk sowie die Adressgenerier einheit. In der Adressgeneriereinheit werden die benötigten Adressen, mit deren Hilfe der Datenspeicher gelesen oder be schrieben wird, in einem speziellen Adressrechenwerk berech net. Hierbei werden aus dem Inhalt von Registern mittels arithmetischen und logischen Verknüpfungen gültige Adressen ermittelt. Je nach spezifischem Aufbau des Prozessors bzw. des von diesem angesprochenen Speicher sind sehr variable Berech nungsmethoden im Adressrechenwerk notwendig. Bei Multitasking prozessoren verwaltet die Adressgeneriereinheit auch geschütz te Datenbereiche und prüft die Zugriffsberechtigung.

Um eine hohe Flexibilität im Hinblick auf den Speicherzugriff bereitstellen zu können, ist häufig eine Vielzahl von Adres sierungsarten implementiert, die zur Erzielung einer Zeit optimierung durch das Vorsehen von mehreren Adressrechenwerken realisiert sein kann. Damit verbunden ist ein hoher Schaltungsaufwand, welcher ferner Laufzeiten nach sich zieht, die unter Umständen dem Ziel eines schnellen Programmablaufs ent gegenstehen.

Demgegenüber ist eine Vielzahl von Adressierungsarten mit nur einem Adressrechenwerk in der Adressgeneriereinheit häufig nur durch umständliche und damit zeitaufwändige Berechnungen, die unter Umständen außerhalb der Adressgeneriereinheit durch geführt werden müssen, zu realisieren.

Somit besteht die Aufgabe der Erfindung darin, eine Adress generiereinheit bereitzustellen, mit welcher bei Bedarf belie bige Adressberechnungen durchführbar sind, die jedoch im Hin blick auf die Laufzeiten optimiert ist.

Diese Aufgabe löst die Erfindung auf überraschend einfache Weise schon mit einer Adressgeneriereinheit mit den Merkmalen des Anspruchs 1. Um flexibel auf die jeweiligen Bedürfnisse bei den Adressberechnungen eingehen zu können, weist die er findungsgemäß Adressgeneriereinheit eine Schnittstelle auf, die einen Ausgangsdatenpfad und einen Eingangsdatenpfad be reitstellt, über welche zur Erhöhung der Funktionalität der Adressgeneriereinheit Daten führbar sind, welche zur Erzeugung der jeweiligen Adresse verwendet werden können.

Der Erfindung liegt die Idee zugrunde, dass bei spezifischen Anwendungen häufig nur ein geringer Teil der üblicherweise in einem Prozessor implementierten Adressierungsmöglichkeiten ausgenutzt wird. Demgemäß kann eine Optimierung dadurch er reicht werden, dass eine Basisfunktionalität der Adressgene riereinheit durch ein entsprechend ausgebildetes Basisrechen werk bereitgestellt wird und die für eine spezifische Anwen dung benötigte zusätzliche Funktionalität durch das Anschlie ßen einer weiteren Schaltungsanordnung über eine Schnittstelle der Adressgeneriereinheit. Diese Schnittstelle kann zumindest einen Ausgangsdatenpfad und zumindest einen Eingangsdatenpfad umfassen, über welche für die Erzeugung benötigte Informatio nen geführt werden können.

Weitere vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.

Um die für die spezifische Aufgabenstellung notwendige er weiterte Funktionalität bei der Adressberechnung bereitstellen zu können, kann vorgesehen sein, dass über die Schnittstelle eine Adressgeneriererweiterungseinheit an die Basisregister und/oder das Basisrechenwerk der Adressgeneriereinheit an schließbar ist. Dabei kann die Adressgeneriererweiterungsein heit zumindest ein weiteres Register und ein zusätzliches Rechenwerk aufweisen, die für eine erweiterte Adressberech nungn zur Verfügung stehen. Sowohl Daten aus den Basisregi stern als auch Ausgangsdaten des Basisrechenwerks können zur Adressgeneriererweiterungseinheit geführt werden. Es ist fer ner auch möglich, dass dem Basisrechenwerk über die Schnitt stelle Ausgangsdaten des Erweiterungsrechenwerks zugeführt werden.

Ferner können Ausgangs- und Eingangsdatenpfad durch das Vorse hen eines internen Buses in der Adressgeneriereinheit zusam mengefasst werden, was den Anschluss von mehreren Adressgene riererweiterungseinheiten vereinfacht, die je nach Bedarf zugeschaltet werden können. Hierzu kann vorgesehen sein, dass die Schnittstelle beispielsweise durch das Steuerwerk des Prozessors steuerbar ist. Damit ist es möglich, die Adress generierung im Hinblick auf den Ablauf eines bestimmten Pro gramms zu optimieren, da eine für den Bedarf angepasste Adressgeneriererweiterungseinheit anschaltbar ist.

Um innerhalb der Adressgeneriererweiterungseinheit Zugriff auf Daten in den Basisregistern bereitzustellen, kann zusätzlich vorgesehen sein, dass die Basisregister mit dem zumindest einen Erweiterungsregister verbunden sind.

Die Erfindung wird im Folgenden durch das Beschreiben zweier Ausführungsformen unter Bezugnahme auf die beiliegenden Zeich nungen erläutert, wobei

Fig. 1 eine erste Ausführungsform der Erfindung und

Fig. 2 eine zweite Ausführungsform der Erfindung zeigt.

Die in Fig. 1 dargestellte Adressgeneriereinheit (AGE) weist für die Bereitstellung der Grundfunktionalität sechs Basis register (BR0 bis BR5) und ein zugeordnetes Basisrechenwerk (BRW) auf. Dabei kann jedes Basisregister für die Berechnung ausgewählt werden, wobei das Ergebnis in eines der sechs Regi ster zurückgeschrieben wird. Das Basisrechenwerk ist zum Bil den der Summe der Registerinhalte BR2 und BR5 ausgebildet, wobei das Ergebnis in das Register BR0 geschrieben wird.

Über zwei Eingangsdatenpfade (ED0, ED1) und einen Ausgangs datenpfad (AD0) ist eine Adressgeneriererweiterungseinheit (AGEE) an die beschriebene Schaltung angeschlossen. Die Adressgeneriererweiterungseinheit umfasst weitere drei Regi ster ER0, ER1 und ER2 sowie ein zusätzliches Erweiterungs rechenwerk ERW. Dabei verbinden die beiden Eingangsdatenpfade ED0 bzw. ED1 die Basisregister BR2 bzw. BR5 mit zwei Eingängen des Erweiterungsrechenwerks ERW, in welchem eine Bitreverse- Funktion ausgeführt wird. Der dritte Eingang des Erweiterungs rechenwerks ist mit dem Register ER2 verbunden, in welchem eine als Displacement bezeichnete Konstante angegeben ist, die auf das Ergebnis der Bitreverse-Funktion angewendet wird. Die Adressgeneriererweiterungseinheit AGEE wird durch ein Steuer signal ST1 aufgeschaltet. Das Ergebnis des Erweiterungsrechen werks wird gemeinsam mit dem Ergebnis des Basisrechenwerks auf einen Multiplexer M0 gegeben, an dem über das Steuersignal ST0 ausgewählt werden kann, welche der berechneten Adressen in das Register BR0 eingeschrieben wird.

Eine andere interne Verschaltung der Komponenten der Adress generiereinheit ist in Fig. 2 dargestellt. Wiederum werden durch das Steuersignal ST1 zwei Eingangsdatenpfade ED0, ED1 und ein Ausgangsdatenpfad AD0 geschaltet, mit welchen Basis komponenten mit vorgegebenen Erweiterungskomponenten der Adressgeneriereinheit verbunden werden. Vorliegend wird das Basisregister BR2 über den Eingangsdatenpfad ED0 mit einem Eingang des Erweiterungsrechenwerks ERW und der Ausgang des Basisrechenwerks BRW über den Eingangsdatenpfad ED1 mit einem zweiten Eingang des Erweiterungsrechenwerks ERW verbunden. Am dritten Eingang des Erweiterungsrechenwerks liegt das Er weiterungsregister ER2 an. Im Erweiterungsrechenwerk wird eine Addition der Registerwerte BR2 und ER2 durchgeführt und das Ergebnis des Basisrechenwerks BRW um die ermittelte Anzahl von Stellen nach links verschoben.

Am Multiplexer M0 kann wiederum mittels des Steuersignals ST0 entschieden werden, ob das Ergebnis des Basisrechenwerks oder des Erweiterungsrechenwerks in das Basisregister BR0 einge schrieben wird.

Bezugszeichenliste

AD0 Ausgangsdatenpfad
AGE Adressgeneriereinheit
AGEE Adressgeneriererweiterungseinheit
BR0. . .5 Basisregister
BRW Basisrechenwerk
ED0, ED1 Eingangsdatenpfad
ER0. . .2 Erweiterungsregister
ERW Erweiterungsrechenwerk
M0 Multiplexer
M1, M2 Schalter
ST0 Steuersignal für den Multiplexer M0
ST1 Steuersignal für die Schalter M1, M2

Claims

1. Adressgeneriereinheit, insbesondere für einen Mikroprozes sor, umfassend mehrere Basisregister und zumindest ein Basisrechenwerk, mit welchem registerbezogene Operationen zur Erzeugung einer Adresse durchführbar sind, ge kennzeichnet durch eine Schnittstelle, die einen oder mehrere Eingangsdatenpfade (ED0, ED1) und einen Ausgangsdatenpfad (AD0) bereitstellt, über welche zur Erhöhung der Funktionalität der Adressgeneriereinheit (AGE) die Erzeugung der Adresse beeinflussende Daten führ bar sind.

2. Adressgeneriereinheit nach Anspruch 1, gekenn zeichnet durch eine Adressgeneriererweite rungseinheit (AGEE), die über die Schnittstelle an die Basisregister (BR0. . .5) und/oder an das Basisrechenwerk (BRW) anschließbar ist.

3. Adressgeneriereinheit nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Schnittstelle steuerbar ist.

4. Adressgeneriereinheit nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass mehrere Adressgeneriererweiterungseinheiten an die Adressgenerier einheit (AGE) angeschlossen sind, wobei eine von den mehreren Adressgeneriererweiterungseinheiten zur Adressbe rechnung auswählbar ist.

5. Adressgeneriereinheit nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine Adressgenerierweiterungseinheit (AGEE) zumindest ein Er weiterungsregister (ER0. . .2) und ein Erweiterungsrechen werk (ERW) aufweist.

6. Adressgeneriereinheit nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass über den Eingangsdatenpfad (ED0, ED1) Daten aus den Basisregistern (BR0. . .5) und/oder Ausgangsdaten des Basisrechenwerks (BRW) zur Adressgeneriererweiterungseinheit (AGEE) führbar sind.

7. Adressgeneriereinheit nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass dem Ba sisrechenwerk (BRW) über den Ausgangsdatenpfad (AD0) Daten aus dem Erweiterungsrechenwerk (ERW) zuführbar sind.

8. Adressgeneriereinheit nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass Ausgangs daten des Basisrechenwerks (BRW) und/oder des Erweite rungsrechenwerks (ERW) in ein Basisregister (BR0. . .5) einschreibbar sind.

9. Adressgeneriereinheit nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass Eingangs datenpfad (ED1, ED2) und Ausgangsdatenpfad (AD0) durch einen internen Bus der Adressgeneriereinheit gebildet sind.

10. Adressgeneriereinheit nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Schnittstelle ein Mittel zum Verbinden der Basisregister (BR0. . .5) und des zumindest einen Erweiterungsregisters (ER0. . .2) bereitstellt.