JPH01269948A - 画像形成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ａｉ機、プリンタ等の画像形成装置のオート
シャットオフに関するものである。

（従来の技術〕 従来、複写機、ブＶンタ等の画像形成装置においては、
その制御装置は、モータ、ソレノイド等の負荷、低圧・
露光・帯電用電源のオン・オフを制御するシーケンスコ
ントローラ回路、該低圧・露光・帯電用電源回路とは全
く別のボードに形成されていた。

又、回路を簡素化する為に低圧・露光・帯電用電源の安
定化制御をシーケンスコントローラ制御用のマイクロコ
ンピュータのプログラムによ刀て行う方式も提案されて
きた。

そして、画像形成装置のオートシャットオフとしては、
つぎのａ、ｂの二方式が採られていた。

ａ、ＣＰＵを含むＤＣ回路の大部分は、オンしたままで
表示器、ヒータ、ランプ、モータ等の負荷を遮断する方
式。

ｂ、ＣＰＵをバッテリ・バックアップもしくは別電源と
してメインのＡＣ入カラインを電磁スイッチで遮断する
方式。

（発明が解決しようとする課題） しかしながら、各種電源回路の安定化制御をシーケンス
制御用のマイクロコンピュータのプログラミング制御で
行う方式には、高速・高機能のマイクロコンピュータを
必要とし、プログラムも２Ｈになる、マイクロコンピュ
ータの周辺のアナログ回路がディスクリート回路で残り
それ程小型、簡素化にならない等の理由で実現されるに
至っていない。

又、上述のオートシャットオフについては、上記のａの
方式はメインのＤＣ電源がオンしつ放しになるので節電
効果・安全性に乏しい。上記すの方式ではメインスイッ
チに電磁スイッチを使用するのでコスト高となり、且つ
、次回のコピーに際して、メインスイッチを再投入する
必要が生じるので使い勝手が悪くなる等の問題点を有し
ていた。

本発明は、これらの点に鑑みなされたもので、装置の小
型、軽量化が可能で、節電効果、安全性があり、使い勝
手の良い画像形成装置を提供することを目的とするもの
である。

〔課題を解決するための手段〕

上記目的を達成するため、本発明では画像形成装置をつ
ぎのａ、ｂ、ｃの３要素から構成するようにする。

ａ、スイッチングレギュレータを電源とする画像形成装
置の直流負荷。

ｂ、該スイッチングレギュレータを制御部の電源とする
該画像形成装置の交流負荷。

ｃ、ＣＰＵとその周辺のデジタル回路と、オペアンプ、
ＰＷＭ回路、Ａ／Ｄコンバータ。

Ｄ／Ａコンバータ、該スイッチングレギュレータの制御
回路等のアナログ回路とを同一チップに集積したもので
あって、該画像形成装置の所定シーケンス終了後の放置
時間を計測するタイマ手段と、該タイマ手段が所定時間
を計測したとき該制御回路の動作を停止させる手段と、
該制御回路の動作の停止中に起動信号に応じて該制御回
路を起動させる手段とを有する画像形成プロセッサ。

［作用］ 上述の構成により、画像形成装置の制御回路の大部分が
１チツプに集積でき、又同チップのシリーズレギュレー
タの制御回路を介して、ＤＣ電源、ＡＣ電源のオートシ
ャットオフを行うことができる。

〔実施例〕

以下、本発明を実施例により説明する。

第１図は本発明の実施例で用いる画像形成用プロセッサ
の構成を示すブロック図であり、第２図は同実施例の要
部の結線図である。

第１図において、１点鎖線の内部が１チツプ化された画
像形成用プロセッサである。チップは、低消費電力の１
的でＣ−ＭＯＳプロセスで形成される。

ＱｌはＣＰＵコアで、メモリ、内部バス等を含む。Ｑ４
〜ＱＩＯはオペアンプもしくはコンパレータ、Ｑｌｌは
バッファ、Ｑｌ２．Ｑｌ３はアナログマルチプレクサ、
Ｑ１４〜Ｑ１６はパルス幅変調回路（ＰＷＭ回路）、Ｑ
ｌ７゜Ｑｌ８はタイマカウンタ、Ｑｌ９はＬＣＤドライ
バ、Ｑ２０は外部機器との通信の制御回路、Ｑ２１は電
源投入時のリセット回路、Ｑ２２はＣＰＵのプログラム
暴走を検知するウォッチ・ドッグタイマ回路である。

コンパレータＱ４．ＦＥＴ−Ｔｒ４．オペアンプＱ５．
コンデンサＣ１はＣＰＵのプログラミングＨＪｔ’ＨＴ
でＡ−Ｄコンバータを形成し、アナログマルチプレクサ
Ｑ１２を介して人力されるアナログ−信号である。濃度
調整用ボリウムＶＲＩの設定電圧２図示されない定着ロ
ーラの温度検出用サーミスタ電圧、蛍光灯の光量検出用
のフォトダイオードＰ−Ｓｌの検出出力がＡ−Ｄ変換さ
れ、ＣＰＵコアＱ１に入力される。

タイマカウンタＱ１７．抵抗Ｒ１，コンデンサＣ２は、
ＣＰＵのプログラミング制御下でＤ−Ａコンバータを形
成し、その出力は、アナログマルチプレクサＱ１３を介
してコンデンサＣ３゜Ｃ４，Ｃ５に充電保持され、パル
ス幅変調回路Ｑ１４．Ｑ１５．Ｑ１６を介して蛍光灯の
光量の切換え、帯電用高圧出力の切換え、現像用直流バ
イアスの切換えの基準電圧として用いられる。

プロセッサＱ３０１電源供給用の５ｖは、第２図に示す
如くライン人力に直接接続された整流平滑回路１０３の
出力をコンバータトランスＴ３１．スイッチングトラン
ジスタＴｒ３０２からなるＤＣ−ＤＣコンバータによっ
て分圧、アイソレーションして得られる。コンバータト
ランスＴ３１の２次巻線の整流出力はツェナーダイオー
ドＺＤ３０１を介して＋５Ｖに安定化されてプロセッサ
Ｑ３０１の電源入力端子Ｐ３０３に接続される。

プロセッサＱ３０１は、ＣＭＯＳプロセスで形成される
ので数ｍＡの電流しか消費されない。

プロセッサＱ３０１に＋５ｖが供給されるとリセット回
路Ｑ２１でマイクロコンピュータ内部をリセットした後
、マイクロコンピュータは、内部ＲＯＭに記憶されたプ
ログラムに従ってルノ御を開始する。リセット後、所定
時間経過してＱ４１のパルス幅変ｗ４胆路（ＰＷＭ回路
）を動作させてＰＷＭの出力を立上げる。該出力パルス
は、出力端子Ｐ３０２を介してスイッチング電源のコン
バータトランスＴ２１の１次巻線のスイッチングＦＥＴ
−ＴｒｌＯｌのゲート駆動トランスＴ３２の１次側に接
続されたスイッチングトランジスタＴＲ３０１のベース
に加えられる。

コンバータトランスＴ２１の出力（２４Ｖ）はう抵抗Ｒ
３０１，Ｒ３０２で所定比に分圧された後端子Ｐ３０１
を介してプロセッサＱ３０！の誤差増幅器Ｑ４２の入力
に加えられる。誤差増幅器Ｑ４２は該入力と反対入力に
加えられた基準電圧とを比較して、その出力をパルス幅
変調回路（ＰＷＭ）Ｑ４１に加える。

このようにして、各種電源用の２４Ｖ出力は安定化され
る。

次に本発明の実施例の要部を第２図により説明する。

図示の如く、画像形成用プロセッサＱ３０１には、ライ
ン人力よりメインスイッチＳＷ２１を介することなく、
整流平滑回路１０３．ＤＣ−ＤＣコンバータ、端子Ｐ３
０３．Ｐ３０４を介して５ｖ電源が供給される したがって、画像形成用プロッサＱ３０１はコンセント
さし込み中は常時通電されている。

直流２４Ｖ出力のスイッチングレギュレータは、メイン
スイッチＳＷ２１を介してライン入力に接続されている
。メインスイッチ５Ｗ２１は、オートシャットオフと関
係なく、仕事時間中は投入されているものである。

定着ヒータＨＩＯＩ、メインモータＭＩＯＩのＡＣ負荷
は、トライアックＤ５０１．Ｄ５０２で通電制御される
が、それぞれのトリガ回路１０５．１０６には、それぞ
れフォトカプラｔｏｓ、１０９を介してプロセッサＱ３
０１よりの駆動信号が与えられる。フォトカプラ内のフ
ォトダイオードは、スイッチングレギュレータの出力２
４Ｖによってバイアスされるので、スイッチングレギュ
レータがオフすることにより、定着ヒータＨＩ０，１．
　メインモータＭ１０１の通電は完全に断たわる。

１０７はランプレギュレータで内部はトライアックとト
リガ回路、フォトカプラで構成されており、スイッチン
グレギュレータがオフするとにより原稿照明ランプへの
通電は完全に断たれる。

！０４は帯電・現像用の高圧電源であってその内部回路
は、スイッチングレギュレータの出力２７４■を入力と
するＤＣ−ＤＣ或はＤＣ−ＡＣインバータ回路で構成さ
れるので、スイッチングレギュレータがオフすると通電
は完全に断たれることになる。

給紙ソレノイドＳＬＩ、　　レジストソレノイドＳ　Ｌ
　２　、反転クラッチＳＬ３もスイッチングレギュレー
タの出力２４Ｖによって給電されるので全く同線である
。

コピー終了後、プロセッサ内のタイマ回路或はソフトタ
イマにより所定時間の計数が行わわると、ＣＰＵより内
部バスを介して第１図のスイッチングレギュレータの制
御回路であるＰＷＭ回路Ｑ４１の動作を停止させる。ス
イッチングレギュレータのコンバータトランスＴ２１の
１次側のスイッチング用ＦＥＴ−ＴｒｆＯ１のゲート駆
動回路を遮断するのでスイッチングレギュレータは完全
に停止する。

したがって、装置がコピー終了後所定時間放置されると
スイッチングレギュレータが停止し、チップ用以外の各
電源のオートシャットオフが行われる。スイッチングレ
ギュレータ遮断時にもチップ即ち画像形成用プロセッサ
Ｑ３０１の′ｒ１源は供給されるのでそのＣＰＵ　　Ｑ
ｌは、次回のコピーキイーの投入を受けつけることがで
きる。

コピーキイーを受けつけるとＣＰ　Ｕ　−Ｑ　１は内部
バスを介してＰＷＭ回路Ｑ４１を作動開始させ、コピー
を開始させる。

以上のオートシャットオフに１！Ｉする動作をフローチ
ャー　トて丞すと第３図のようになり、全て自動的に行
わわ使い勝手が良い。

更に、画像形成用プロセッサにＣＰＵと装置の−［回路
の大部分が設けられているので、上記実施例装置をつぎ
のように動作させることができる。− ａ、電源遮断するｎηに必要なデータを内蔵ＲＡＭに退
避してスタンバイ状態にすることでラインＳ　＃ｉ或は
バッテリーの消費を少なくする。

ｂ、ｃＰＵ　　Ｑｌにカレンダー機能を盛り込み、シリ
アルＩ１０　　Ｑ２０を介して、オート５シヤツトオフ
が作動する迄の時間を週単位或は月単位或は数年間で予
約可能とする。例えば。

コピーマシーンの多忙な時間はオートシャット才ブに至
る時間を長くし、オフィスの休み時間或は休日等は短か
くするように予約する。

Ｃ，オートシャットオフが（動いて定着ヒータの温度が
所定温度迄下ると、スイッチングレギュレータをオンし
て定着ヒータをオンさせる。

ｄ、ジャム、過昇温度等の異常時にもＣＰＵ・Ｑｌの電
源は確保されていて必要データを保持する。

（発明の効果） 以上説明した如く、本発明では、装置の制御回路の大部
分が１チツプのプロセッサに設けられているので、装置
を小型、軽量化でき、同プロッサ内のスイッチングレギ
ュレータの制御回路の動作を停止させることでオートシ
ャットオフ機能が達成てきるので、高価な電磁式スイッ
チの必要がなく、更に、又スイッチングレギュレータを
オフすることで、その出力である直流電源のみならず、
モータ、ヒータ、ランプ等の交流負荷への通電が完全に
断たわるので安全性も高く、ライン電源の消費も皆無に
等しくなる。

【図面の簡単な説明】

第１図は実施例で用いる画像形成相プロセッサの構成図
、第２図は実施例の要部結線図、第３図は同実施例のオ
ートシャットオフ動作のフローチャートである。 ＳＬ！・・・・・・給紙ソレノイド ＳＬ２・・・・・・レジストソレノイドＳＬ３・・・・
・・反転クラッチ １０４・・・・・・帯′准現像電源 Ｌｏｔ・・・・・・原稿照明ランプ Ｈ１０１・・・・・・定着ヒータ Ｍｌｏｌ・・・・・・メインモータ １０８．１０９・・・・・・フォトカブラＱ３０１・・
・・・・画像形成用プロセッサＱ１・・・・・・ＣＰＵ
コア

Claims (1)

【特許請求の範囲】
1. （１）つぎのａ、ｂ、ｃの要素を備えていることを特徴
   とする画像形成装置。 ａ、スイッチングレギュレータを電源とする画像形成装
   置の直流負荷。 ｂ、該スイッチングレギュレータを制御部の電源とする
   該画像形成装置の交流負荷。 ｃ、ＣＰＵとその周辺のデジタル回路と、 オペアンプ、ＰＷＭ回路、Ａ／Ｄコンバータ、Ｄ／Ａコ
   ンバータ、該スイッチングレギュレータの制御回路等の
   アナログ回路とを同一チップに集積したものであって、
   該画像形成装置の所定シーケンス終了後の放置時間を計
   測するタイマ手段と、該タイマ手段が所定時間を計測し
   たとき該制御回路の動作を停止させる手段と、該制御回
   路の動作の停止中に起動信号に応じて該制御回路を起動
   させる手段とを有する画像形成プロセッサ。