JPH01267491A - 時間差測定回路 - Google Patents
時間差測定回路Info
- Publication number
- JPH01267491A JPH01267491A JP9721188A JP9721188A JPH01267491A JP H01267491 A JPH01267491 A JP H01267491A JP 9721188 A JP9721188 A JP 9721188A JP 9721188 A JP9721188 A JP 9721188A JP H01267491 A JPH01267491 A JP H01267491A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- flip
- gate
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims description 26
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時間差測定回路に関し、特に測定器用電子回路
網における時間差測定回路に関する。
網における時間差測定回路に関する。
従来、この種の時間差測定回路は、高周波のパルス発生
回路と高速カウンタ回路により構成され、測定開始信号
と測定終了信号に1り高周波パルスのカウント開始・停
止を行い時間差を測定していた。
回路と高速カウンタ回路により構成され、測定開始信号
と測定終了信号に1り高周波パルスのカウント開始・停
止を行い時間差を測定していた。
上述した従来の時間差測定回路は、高周波信号を高速カ
ウンタ回路でカウントしている為、基本となる高周波信
号以上の時間分解能が得られないという欠点がある。
ウンタ回路でカウントしている為、基本となる高周波信
号以上の時間分解能が得られないという欠点がある。
本発明は、2つの信号間に生じる時間差を測定する時間
差測定回路において、前記2つの信号により、測定開始
信号を発生する第1トリガ発生回路および測定終了信号
を発生する第2トリガ発生回路と、周期Tのカウントパ
ルスを発生する発振回路と、測定開始信号及び終了信号
によりカウントパルスを送出又は停止する第1ゲート回
路と、カウントパルスをカウントするカウンタ回路と、
測定開始信号によりゲートを開けカウントパルスの最初
のカウントエツジかあるいは測定終了信号のエツジかど
ちらか早く到達したエツジを送出後ゲートを閉じる第2
ゲート回路と、測定開始信号をΔt時間遅延させ、その
信号をフリップフロップ回路に送出する遅延素子をn=
T/Δt個直列接続した第1遅延回路と、第1遅延回路
より送出される遅延信号を第2ゲート回路から送出され
るラッチ信号により記憶するn個の第1フリップフロッ
プ回路と、このフリップフロップ回路の出力信号を解読
する第1デコード回路と、前記カウントパルスをΔt時
間遅延させ、その信号をフリップフロップ回路に送出す
る遅延素子をn個直列接続した第2遅延回路と、第2遅
延回路より送出される遅延信号を測定終了信号に同期し
て記憶するn個の第2フリップフロップ回路と、このフ
リップフロップ回路の出力信号を解読する第2デコード
回路と、第1.第2デコード回路の出力信号とカウンタ
回路の出力信号とを演算する演算回路とを有している。
差測定回路において、前記2つの信号により、測定開始
信号を発生する第1トリガ発生回路および測定終了信号
を発生する第2トリガ発生回路と、周期Tのカウントパ
ルスを発生する発振回路と、測定開始信号及び終了信号
によりカウントパルスを送出又は停止する第1ゲート回
路と、カウントパルスをカウントするカウンタ回路と、
測定開始信号によりゲートを開けカウントパルスの最初
のカウントエツジかあるいは測定終了信号のエツジかど
ちらか早く到達したエツジを送出後ゲートを閉じる第2
ゲート回路と、測定開始信号をΔt時間遅延させ、その
信号をフリップフロップ回路に送出する遅延素子をn=
T/Δt個直列接続した第1遅延回路と、第1遅延回路
より送出される遅延信号を第2ゲート回路から送出され
るラッチ信号により記憶するn個の第1フリップフロッ
プ回路と、このフリップフロップ回路の出力信号を解読
する第1デコード回路と、前記カウントパルスをΔt時
間遅延させ、その信号をフリップフロップ回路に送出す
る遅延素子をn個直列接続した第2遅延回路と、第2遅
延回路より送出される遅延信号を測定終了信号に同期し
て記憶するn個の第2フリップフロップ回路と、このフ
リップフロップ回路の出力信号を解読する第2デコード
回路と、第1.第2デコード回路の出力信号とカウンタ
回路の出力信号とを演算する演算回路とを有している。
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例を示す。第1図において、本
発明の一実施例は、2つの信号間に生じる時間差を測定
する時間差測定回路で、この2つの信号により、測定開
始信号aを発生する第1トリガ発生回路3および測定終
了信号eを発生する第2トリガ発生回路10を有してお
り、更に周期Tのカウントパルスbを発生する発振回路
8を有している。これらの第1,2トリガ発生回路3゜
10および発振回路8は第1ゲート回路9および第2ゲ
ート回路4に接続されている。第1ゲート回路9は測定
開始信号及び終了信号によりカウントパルスを送出又は
停止するゲート回路で、カウントパルスをカウンタ回路
11に供給する。第2ゲート回路4は測定開始信号によ
りゲートを開けカウントパルスの最初のカウントエツジ
かあるいは測定終了信号のエツジかどちらか早く到達し
たエツジを送出後ゲートを閉じるゲート回路で、その信
号をフリップフロップ回路6に供給する。第1遅延回路
5は測定開始信号aをΔt時間遅延させ、その信号をフ
リップフロップ回路6に送出する回路で、各遅延素子を
n =T/Δt個直列接続した遅延回路である。第1フ
リップフロップ回路6は第1遅延回路5より送出される
遅延信号を第2ゲート回路4から送出されるラッチ信号
により記憶するn個のフリップフロップ回路で、第1デ
コード回路7に接続されている。第1デコード回路は第
1フリップフロップ回路6の出力信号を解読し、演算回
路15に供給する。第2遅延回路12はカウントパルス
eをΔt時間遅延させ、その信号をフリップフロップ回
路13に送出する回路で、各遅延素子をn個直列接続し
た遅延回路である。第2フリップフロップ回路13は第
2遅延回路12より送出される遅延信号を測定終了信号
eに同期して記憶するn個のフリップフロップ回路で、
第2デコード回路13に接続される。第2デコード回路
14はフリップフロップ回路13の出力信号を解読する
デコード回路である。第1.第2デコード回路7および
14とカウンタ回路11はその出力信号を演算する演算
回路15に接続されている。
発明の一実施例は、2つの信号間に生じる時間差を測定
する時間差測定回路で、この2つの信号により、測定開
始信号aを発生する第1トリガ発生回路3および測定終
了信号eを発生する第2トリガ発生回路10を有してお
り、更に周期Tのカウントパルスbを発生する発振回路
8を有している。これらの第1,2トリガ発生回路3゜
10および発振回路8は第1ゲート回路9および第2ゲ
ート回路4に接続されている。第1ゲート回路9は測定
開始信号及び終了信号によりカウントパルスを送出又は
停止するゲート回路で、カウントパルスをカウンタ回路
11に供給する。第2ゲート回路4は測定開始信号によ
りゲートを開けカウントパルスの最初のカウントエツジ
かあるいは測定終了信号のエツジかどちらか早く到達し
たエツジを送出後ゲートを閉じるゲート回路で、その信
号をフリップフロップ回路6に供給する。第1遅延回路
5は測定開始信号aをΔt時間遅延させ、その信号をフ
リップフロップ回路6に送出する回路で、各遅延素子を
n =T/Δt個直列接続した遅延回路である。第1フ
リップフロップ回路6は第1遅延回路5より送出される
遅延信号を第2ゲート回路4から送出されるラッチ信号
により記憶するn個のフリップフロップ回路で、第1デ
コード回路7に接続されている。第1デコード回路は第
1フリップフロップ回路6の出力信号を解読し、演算回
路15に供給する。第2遅延回路12はカウントパルス
eをΔt時間遅延させ、その信号をフリップフロップ回
路13に送出する回路で、各遅延素子をn個直列接続し
た遅延回路である。第2フリップフロップ回路13は第
2遅延回路12より送出される遅延信号を測定終了信号
eに同期して記憶するn個のフリップフロップ回路で、
第2デコード回路13に接続される。第2デコード回路
14はフリップフロップ回路13の出力信号を解読する
デコード回路である。第1.第2デコード回路7および
14とカウンタ回路11はその出力信号を演算する演算
回路15に接続されている。
第2図は第1図に示したa −f各点の信号波形を示す
波形図である。第2図において動作を説明すると、本実
施例は入力端子1に入力された信号の条件によりトリガ
発生回路3が駆動され、測定開始信号aを送出する。信
号aはゲート回路9に作用し、発振回路8で生成される
周期Tのカウントパルスbをカウンタ回路11に送る。
波形図である。第2図において動作を説明すると、本実
施例は入力端子1に入力された信号の条件によりトリガ
発生回路3が駆動され、測定開始信号aを送出する。信
号aはゲート回路9に作用し、発振回路8で生成される
周期Tのカウントパルスbをカウンタ回路11に送る。
カウンタ回路11は、入力端子2より入力された信号の
条件によりトリガ発生回路10が駆動され、測定終了信
号eがゲート回路9に作用するまでパルスbのカウント
を続ける。また信号aはΔtの時間遅延をもつ遅延素子
をn=T/Δt個直列接続した遅延回路5に入力され、
回路5は遅延信号C1〜c、をn個のフリップフロップ
回路6に送出する。ゲート回路4は信号aに作用され、
パルスb又は信号eの最初に到達したエツジを回路6の
各クロック端子に入力後、ゲートを閉じる9回路6は回
路4の出力信号エツジに同期し信号01〜cnを記憶し
、信号d1〜d、をデコード回路7に入力する。回路7
は信号d、〜dfiによるn種類の論理パターンを、信
号aのエツジから信号す又は信号eのエツジが到達する
までの時間に変換し演算回路15に入力する。又は信号
すは遅延回路5と同様な回路12に入力され、回路12
は遅延信号f1〜f、をn個のフリップフロップ回路1
3に送出する6回路6は測定終了信号eに同期し、信号
f!〜fnを記憶し、信号g1〜gnをデコード回路1
4に入力する。回路14は信号g+〜gnによるn種類
の論理パターンを、カウンタ回路11がカウントした最
終カウントパルスエツジから信号eのエツジが到達する
までの時間に変換し演算回路15に入力する0回路15
はカウンタ回路11のカウント値がOであればデコード
回路7の出力信号のみ又1以上であればカウンタ回路1
1.デコード回路7,14の出力信号を演算し、端子1
,2に入力された信号間に生じる時間差を出力端子16
に出力する。
条件によりトリガ発生回路10が駆動され、測定終了信
号eがゲート回路9に作用するまでパルスbのカウント
を続ける。また信号aはΔtの時間遅延をもつ遅延素子
をn=T/Δt個直列接続した遅延回路5に入力され、
回路5は遅延信号C1〜c、をn個のフリップフロップ
回路6に送出する。ゲート回路4は信号aに作用され、
パルスb又は信号eの最初に到達したエツジを回路6の
各クロック端子に入力後、ゲートを閉じる9回路6は回
路4の出力信号エツジに同期し信号01〜cnを記憶し
、信号d1〜d、をデコード回路7に入力する。回路7
は信号d、〜dfiによるn種類の論理パターンを、信
号aのエツジから信号す又は信号eのエツジが到達する
までの時間に変換し演算回路15に入力する。又は信号
すは遅延回路5と同様な回路12に入力され、回路12
は遅延信号f1〜f、をn個のフリップフロップ回路1
3に送出する6回路6は測定終了信号eに同期し、信号
f!〜fnを記憶し、信号g1〜gnをデコード回路1
4に入力する。回路14は信号g+〜gnによるn種類
の論理パターンを、カウンタ回路11がカウントした最
終カウントパルスエツジから信号eのエツジが到達する
までの時間に変換し演算回路15に入力する0回路15
はカウンタ回路11のカウント値がOであればデコード
回路7の出力信号のみ又1以上であればカウンタ回路1
1.デコード回路7,14の出力信号を演算し、端子1
,2に入力された信号間に生じる時間差を出力端子16
に出力する。
以上説明したように、本発明は第1図のように構成する
ことにより、カウンタ回路への入力カウントパルスより
も高い分解能で容易に2つの信号間の時間差が測定でき
るという効果がある。
ことにより、カウンタ回路への入力カウントパルスより
も高い分解能で容易に2つの信号間の時間差が測定でき
るという効果がある。
第1図は本発明の実施例の構成を示すブロック構成図、
第2図は第1図の各部の信号波形を示す波形図である。 1.2・・・信号入力端子、3.10・・・トリガ信号
発生回路、4・・・ゲート回路、5.12・・・n個の
遅延回路、6.13・・・n個のフリップフロップ回路
、7,14・・・デコード回路、8・・・発振回路、9
・・・ゲート回路、11・・・カウンタ回路、15・・
・演算回路。
第2図は第1図の各部の信号波形を示す波形図である。 1.2・・・信号入力端子、3.10・・・トリガ信号
発生回路、4・・・ゲート回路、5.12・・・n個の
遅延回路、6.13・・・n個のフリップフロップ回路
、7,14・・・デコード回路、8・・・発振回路、9
・・・ゲート回路、11・・・カウンタ回路、15・・
・演算回路。
Claims (1)
- 2つの信号間に生じる時間差を測定する時間差測定回路
において、前記2つの信号により、測定開始信号を発生
する第1トリガ発生回路および測定終了信号を発生する
第2トリガ発生回路と、周期Tのカウントパルスを発生
する発振回路と、測定開始信号及び終了信号によりカウ
ントパルスを送出又は停止する第1ゲート回路と、カウ
ントパルスをカウントするカウンタ回路と、測定開始信
号によりゲートを開けカウントパルスの最初のカウント
エッジかあるいは測定終了信号のエッジかどちらか早く
到達したエッジを送出後ゲートを閉じる第2ゲート回路
と、測定開始信号をΔt時間遅延させ、その信号をフリ
ップフロップ回路に送出する遅延素子をn=T/Δt個
直列接続した第1遅延回路と、第1遅延回路より送出さ
れる遅延信号を第2ゲート回路から送出されるラッチ信
号により記憶するn個の第1フリップフロップ回路と、
このフリップフロップ回路の出力信号を解読する第1デ
コード回路と、前記カウントパルスをΔt時間遅延させ
、その信号をフリップフロップ回路に送出する遅延素子
をn個直列接続した第2遅延回路と、第2遅延回路より
送出される遅延信号を測定終了信号に同期して記憶する
n個の第2フリップフロップ回路と、このフリップフロ
ップ回路の出力信号を解読する第2デコード回路と、第
1、第2デコード回路の出力信号とカウンタ回路の出力
信号とを演算する演算回路とを有する時間差測定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9721188A JP2699399B2 (ja) | 1988-04-19 | 1988-04-19 | 時間差測定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9721188A JP2699399B2 (ja) | 1988-04-19 | 1988-04-19 | 時間差測定回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01267491A true JPH01267491A (ja) | 1989-10-25 |
JP2699399B2 JP2699399B2 (ja) | 1998-01-19 |
Family
ID=14186290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9721188A Expired - Fee Related JP2699399B2 (ja) | 1988-04-19 | 1988-04-19 | 時間差測定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2699399B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03109096U (ja) * | 1990-02-19 | 1991-11-08 | ||
JP2017163210A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社豊田中央研究所 | 時間計測回路及びそれを備える温度センサ回路 |
-
1988
- 1988-04-19 JP JP9721188A patent/JP2699399B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03109096U (ja) * | 1990-02-19 | 1991-11-08 | ||
JP2017163210A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社豊田中央研究所 | 時間計測回路及びそれを備える温度センサ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2699399B2 (ja) | 1998-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08297177A (ja) | 時間間隔測定回路 | |
US5097208A (en) | Apparatus and method for measuring gate delays in integrated circuit wafers | |
JPH01164118A (ja) | 時間差測定回路 | |
JPH0292012A (ja) | パルス発生回路 | |
JPH03136513A (ja) | クロック信号の前縁および後縁の両方でデータをサンプルできるb型フリップフロップにd型フリップフロップを変換する装置 | |
JPH01267491A (ja) | 時間差測定回路 | |
KR950035353A (ko) | 위상 동기 루프용 위상 검출기 | |
KR950006468A (ko) | 주기측정장치 | |
JPS6199415A (ja) | 周波数カウンタ装置 | |
US4423337A (en) | Gate circuit for a universal counter | |
JPS60170949A (ja) | マルチクロツク発生装置 | |
JP3006794B2 (ja) | 同期パルス発生回路 | |
SU1170419A1 (ru) | Устройство дл синхронизации часов | |
JP2009098019A (ja) | 時間計測回路 | |
KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
KR200328841Y1 (ko) | 위상차 검출 장치 | |
JPH0923159A (ja) | 測定装置 | |
JP2000147033A (ja) | パルサのパルス幅測定装置 | |
JPH0410726A (ja) | 網の遅延時間測定装置 | |
SU794627A1 (ru) | Датчик случайных равноверо тныхВРЕМЕННыХ иНТЕРВАлОВ | |
JPH02301250A (ja) | パルス分周回路 | |
JP2553350B2 (ja) | パルスカウント回路 | |
JPH0547128B2 (ja) | ||
JPH05137395A (ja) | モータ駆動回路 | |
JPS5951365A (ja) | パルスインタ−バル測定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |