JPH01267466A - ディジタル再生信号のピークレベル検出装置 - Google Patents
ディジタル再生信号のピークレベル検出装置Info
- Publication number
- JPH01267466A JPH01267466A JP9655088A JP9655088A JPH01267466A JP H01267466 A JPH01267466 A JP H01267466A JP 9655088 A JP9655088 A JP 9655088A JP 9655088 A JP9655088 A JP 9655088A JP H01267466 A JPH01267466 A JP H01267466A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- register
- supplied
- level
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000005236 sound signal Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばディジタルオーディオデイ、ジタル
の再生信号のピークレベルを検出するのに適用されるデ
ィジタル再生信号のピークレベル検出装置に関する。
の再生信号のピークレベルを検出するのに適用されるデ
ィジタル再生信号のピークレベル検出装置に関する。
この発明では、ディジタルオーディオ信号とディジタル
オーディオの記録位置を示すアドレス信号とが供給され
るディジタル再生信号のピークレベル検出装置において
、 ディジタルオーディオ信号が供給され、シフトクロック
によりその内容が制御部に転送されると共に、巡回ルー
プを有する第１のレジスタと、アドレス信号が供給され
、シフトクロックによりその内容が制御部に転送される
と共に、巡回ループを有する第２のレジスタと、 第１のレジスタに保持されているディジタルオーディオ
信号のサンプルデータと入力されるサンプルデータとを
比較するレベル比較回路と、レベル比較回路の出力信号
が供給され、保持されているサンプルデータより入力さ
れるサンプルデータが大きい時に、入力されるサンプル
データ及びアドレス信号を第１のレジスタ及び第２のレ
ジスタに夫々格納するためのロードパルスを発生する回
路と が備えられ、ディジタルオーディオデータの再生信号中
の最大レベルが検出され、再生信号をダビングする時に
、録音レベルを適性に設定することができる。
オーディオの記録位置を示すアドレス信号とが供給され
るディジタル再生信号のピークレベル検出装置において
、 ディジタルオーディオ信号が供給され、シフトクロック
によりその内容が制御部に転送されると共に、巡回ルー
プを有する第１のレジスタと、アドレス信号が供給され
、シフトクロックによりその内容が制御部に転送される
と共に、巡回ループを有する第２のレジスタと、 第１のレジスタに保持されているディジタルオーディオ
信号のサンプルデータと入力されるサンプルデータとを
比較するレベル比較回路と、レベル比較回路の出力信号
が供給され、保持されているサンプルデータより入力さ
れるサンプルデータが大きい時に、入力されるサンプル
データ及びアドレス信号を第１のレジスタ及び第２のレ
ジスタに夫々格納するためのロードパルスを発生する回
路と が備えられ、ディジタルオーディオデータの再生信号中
の最大レベルが検出され、再生信号をダビングする時に
、録音レベルを適性に設定することができる。
また、この発明では、第１のレジスタに所定時間の間の
ピークレベルを取込むと共に、このピークレベルに対応
するアドレス信号を第２のレジスタに取込み、このピー
クレベルを制御部に転送し、次の所定時間におけるピー
クレベル及びアドレス信号を同様に第１のレジスタ及び
第２のレジスタに夫々取り込むことにより、レベルメー
タの機能を実現することができる。
ピークレベルを取込むと共に、このピークレベルに対応
するアドレス信号を第２のレジスタに取込み、このピー
クレベルを制御部に転送し、次の所定時間におけるピー
クレベル及びアドレス信号を同様に第１のレジスタ及び
第２のレジスタに夫々取り込むことにより、レベルメー
タの機能を実現することができる。
（従来の技術）
ディジタルオーディオディスク（所謂コンパクトディス
ク）の再生アナログ信号をテープデツキにより録音する
ダビングが行われる。ダビング時間を短縮化するために
、通常の回転速度の２倍の速度でディスクを回転させる
と共に、通常の２倍の走行速度でテープが走行される倍
速ダビングがなされる。ダビング時の録音レベルの設定
は、経験的に定められていた。
ク）の再生アナログ信号をテープデツキにより録音する
ダビングが行われる。ダビング時間を短縮化するために
、通常の回転速度の２倍の速度でディスクを回転させる
と共に、通常の２倍の走行速度でテープが走行される倍
速ダビングがなされる。ダビング時の録音レベルの設定
は、経験的に定められていた。
しかしながら、上述のダビングの場合、ディジタルオー
ディオ機器の再生信号のダイナミックレンジが大きいた
めに、振幅の大きい音が歪んで録音される問題があった
。
ディオ機器の再生信号のダイナミックレンジが大きいた
めに、振幅の大きい音が歪んで録音される問題があった
。
従って、この発明の第１の目的は、コンパクトディスク
等の記録媒体の中のどの位置に、どのようなレベルの最
大振幅が記録されているかを検出し、ダビング時の録音
レベルの設定を適性に行うことを可能とするピークレベ
ル検出装置を提供することにある。
等の記録媒体の中のどの位置に、どのようなレベルの最
大振幅が記録されているかを検出し、ダビング時の録音
レベルの設定を適性に行うことを可能とするピークレベ
ル検出装置を提供することにある。
この発明の第２の目的は、記録媒体から再生されたアナ
ログオーディオ信号の所定時間毎のレベルをディジタル
データから検出されたピークレベルにより示すことがで
きるピークレベル検出装置を提供することにある。
ログオーディオ信号の所定時間毎のレベルをディジタル
データから検出されたピークレベルにより示すことがで
きるピークレベル検出装置を提供することにある。
この発明では、ディジタル情報信号とディジタル情報信
号の記録位置を示すアドレス信号とが供給されるディジ
タル再生信号のピークレベル検出装置において、 ディジタル情報信号が供給され、シフトクロックにより
その内容がマイクロコンピュータ等の制洞部１４に転送
されると共に、巡回ループを有する第１のレジスタ等の
記憶手段４と、 アドレス信号が供給され、シフトクロックによりその内
容が制御部１４に転送されると共に、巡回ループを有す
る第２のレジスタ等の記憶手段１０と、 第１の記憶手段４に保持されているディジタル情報信号
のサンプルデータと入力されるサンプルデータとを比較
するレベル比較回路５と、比較回路５の出力信号が供給
され、保持されているサンプルデータより入力されるサ
ンプルデータが大きい時に、入力されるサンプルデータ
及びアドレス信号を第１の記憶手段及び第２の記憶手段
に夫々格納するためのロードパルスを発生する回路６と が備えられている。
号の記録位置を示すアドレス信号とが供給されるディジ
タル再生信号のピークレベル検出装置において、 ディジタル情報信号が供給され、シフトクロックにより
その内容がマイクロコンピュータ等の制洞部１４に転送
されると共に、巡回ループを有する第１のレジスタ等の
記憶手段４と、 アドレス信号が供給され、シフトクロックによりその内
容が制御部１４に転送されると共に、巡回ループを有す
る第２のレジスタ等の記憶手段１０と、 第１の記憶手段４に保持されているディジタル情報信号
のサンプルデータと入力されるサンプルデータとを比較
するレベル比較回路５と、比較回路５の出力信号が供給
され、保持されているサンプルデータより入力されるサ
ンプルデータが大きい時に、入力されるサンプルデータ
及びアドレス信号を第１の記憶手段及び第２の記憶手段
に夫々格納するためのロードパルスを発生する回路６と が備えられている。
この発明では、ディジタル情報信号とディジタル情報信
号の記録位置を示すアドレス信号とが供給されるディジ
タル再生信号のピークレベル検出装置において、 ディジタル情報信号が供給され、所定時間毎に発生する
シフトクロックによりその内容が制御部１４に転送され
る第１の記憶手段４と、アドレス信号が供給され、所定
時間毎に発生するシフトクロックによりその内容が制御
部１４に転送される第２の記憶手段１０と、 第１の記憶手段４に保持されているディジタル情報信号
のサンプルデータと入力されるサンプルデータとを比較
するレベル比較回路５と、比較回路５の出力信号が供給
され、保持されているサンプルデータより入力されるサ
ンプルデータが大きい時に、入力されるサンプルデータ
及びアドレス信号を第１の記憶手段４及び第２の記憶手
段１０に夫々格納するためのロードパルスを発生する回
路６と が備えられている。
号の記録位置を示すアドレス信号とが供給されるディジ
タル再生信号のピークレベル検出装置において、 ディジタル情報信号が供給され、所定時間毎に発生する
シフトクロックによりその内容が制御部１４に転送され
る第１の記憶手段４と、アドレス信号が供給され、所定
時間毎に発生するシフトクロックによりその内容が制御
部１４に転送される第２の記憶手段１０と、 第１の記憶手段４に保持されているディジタル情報信号
のサンプルデータと入力されるサンプルデータとを比較
するレベル比較回路５と、比較回路５の出力信号が供給
され、保持されているサンプルデータより入力されるサ
ンプルデータが大きい時に、入力されるサンプルデータ
及びアドレス信号を第１の記憶手段４及び第２の記憶手
段１０に夫々格納するためのロードパルスを発生する回
路６と が備えられている。
レベル比較回路５では、第１の記憶手段４に貯えられて
いるサンプルデータと入力されるサンプルデータとをレ
ベル比較する。入力されるサンプルデータの方が記憶手
段４に貯えられているサンプルデータより大きい時に、
ロード制御回路６により、記憶手段４及び記憶手段１０
を更新するロードパルスがロード制御回路６から発生す
る。記憶手段４及び１０は、夫々巡回ループを有してお
り、レベル比較動作が継続してなされる。制御部１４は
、シフトクロックを記憶手段４及び１０に供給すること
により、これらの内容を読み取る。
いるサンプルデータと入力されるサンプルデータとをレ
ベル比較する。入力されるサンプルデータの方が記憶手
段４に貯えられているサンプルデータより大きい時に、
ロード制御回路６により、記憶手段４及び記憶手段１０
を更新するロードパルスがロード制御回路６から発生す
る。記憶手段４及び１０は、夫々巡回ループを有してお
り、レベル比較動作が継続してなされる。制御部１４は
、シフトクロックを記憶手段４及び１０に供給すること
により、これらの内容を読み取る。
従って、制御部１４には、再生信号の中のピークレベル
及びこのピークレベルの発生した位置を示すアドレス信
号が取り込まれる。このデータを参照してダビング時の
録音レベルが適性なものに設定される。
及びこのピークレベルの発生した位置を示すアドレス信
号が取り込まれる。このデータを参照してダビング時の
録音レベルが適性なものに設定される。
記憶手段４及びｌＯが巡回ループを持たない時には、所
定時間毎のピークレベル及びこのピークレベルが発生し
た位置を示すアドレス信号が制御部１４に読み込まれる
。従って、制御部１４がピークレベルを表示することに
より、再生信号のレベルを表示することができる。
定時間毎のピークレベル及びこのピークレベルが発生し
た位置を示すアドレス信号が制御部１４に読み込まれる
。従って、制御部１４がピークレベルを表示することに
より、再生信号のレベルを表示することができる。
〔実施例〕
以下、この発明の一実施例について、図面を参照して説
明する。この一実施例は、ディジタルオーディオディス
ク（所謂コンパクトディスク）の再生信号のレベル検出
にこの発明を通用したものである。
明する。この一実施例は、ディジタルオーディオディス
ク（所謂コンパクトディスク）の再生信号のレベル検出
にこの発明を通用したものである。
この実施例では、レベル検出として、二つの機能がある
。その一つは、ピークホールド機能であり、他の一つは
、レベルメータ機能である。ピークホールド機能は、再
生された２チヤンネルのオーディオ信号の左（Ｌ）チャ
ンネル及び右（Ｒ）チャンネルの中で、最大振幅を検出
し、最大振幅の近傍の絶対時間を保持する機能である。
。その一つは、ピークホールド機能であり、他の一つは
、レベルメータ機能である。ピークホールド機能は、再
生された２チヤンネルのオーディオ信号の左（Ｌ）チャ
ンネル及び右（Ｒ）チャンネルの中で、最大振幅を検出
し、最大振幅の近傍の絶対時間を保持する機能である。
ピークホールド機能は、−枚のディスク或いは所定時間
の中の最大レベルのサーチに利用される。レベルメータ
機能は、成る時間から成る時間の間のＬチャンネル及び
Ｒチャンネルの夫々の最大振幅を検出し、出力する機能
である。
の中の最大レベルのサーチに利用される。レベルメータ
機能は、成る時間から成る時間の間のＬチャンネル及び
Ｒチャンネルの夫々の最大振幅を検出し、出力する機能
である。
この説明は、下記の順序に従ってなされる。
ａ、一実施例の構成
り、ピークホールド動作
Ｃ，レベルメータ動作
ｄ、変形例
ａ、一実施例の構成
第１図において、ｌで示す入力端子に再生オーディオデ
ータが供給される。この再生オーディオデータは、エラ
ー訂正処理及びエラー修整処理がされたものである。オ
ーディオデータは、ＬチャンネルとＲチャンネルのサン
プルデータ（１サンプル１６ビツト）が時分割多重され
たものである。
ータが供給される。この再生オーディオデータは、エラ
ー訂正処理及びエラー修整処理がされたものである。オ
ーディオデータは、ＬチャンネルとＲチャンネルのサン
プルデータ（１サンプル１６ビツト）が時分割多重され
たものである。
再生オーディオデータがレジスタ２に供給され、ロード
パルス５ＰＯＬＤにより、ｌサンプルずつレジスタ２に
取り込まれる。レジスタ２の出力データがＤ／Ａ変換器
（図示せず）に供給されると共に、絶対値化回路３に供
給される。絶対値化回路３では、２を補数とするコード
である１６ビツトのサンプルデータから１ビツトのサイ
ンビットが除去される。絶対値化回路３の出力データＡ
がピークレジスタ４の入力端子とレベル比較回路５の一
方の入力端子に供給される。レベル比較回路５の他方の
入力として、ピークレジスタ４に貯えられている１５ビ
ツトのデータＢが供給される。
パルス５ＰＯＬＤにより、ｌサンプルずつレジスタ２に
取り込まれる。レジスタ２の出力データがＤ／Ａ変換器
（図示せず）に供給されると共に、絶対値化回路３に供
給される。絶対値化回路３では、２を補数とするコード
である１６ビツトのサンプルデータから１ビツトのサイ
ンビットが除去される。絶対値化回路３の出力データＡ
がピークレジスタ４の入力端子とレベル比較回路５の一
方の入力端子に供給される。レベル比較回路５の他方の
入力として、ピークレジスタ４に貯えられている１５ビ
ツトのデータＢが供給される。
レベル比較回路５は、入力信号Ａ及びＢが（Ａ＞Ｂ）の
時にハイレベルとなる出力信号を発生する。
時にハイレベルとなる出力信号を発生する。
このレベル比較回路５の出力信号がロード制御回路６に
供給される。
供給される。
ロード制御回路６は、ロードパルスＰＲＥＮを発生し、
ロードパルスＰＲＥＮをピークレジスタ４及びレジスタ
７に供給する。ピークレジスタ４は、ロードパルスＰＲ
ＥＮにより、絶対値化回路３からの入力データをロード
し、レジスタ７は、ロードパルスＰＲＥＮにより、ＡＮ
Ｄゲート８からの入力データをロードする。ロード制御
回路６には、Ｌチャンネルのサンプルデータの期間でハ
イレベルとなり、Ｒチャンネルのサンプルデータの期間
でローレベルとなるクロックＬＲＣＫと、モード制御信
号ＰＣＴＩ、ＰＣＴ２と、リトリガブルモノマルチ１６
の出力信号ＬＤＫと、Ｔフリップフロップ２０の出力信
号ＨＬＳＬとが供給される。
ロードパルスＰＲＥＮをピークレジスタ４及びレジスタ
７に供給する。ピークレジスタ４は、ロードパルスＰＲ
ＥＮにより、絶対値化回路３からの入力データをロード
し、レジスタ７は、ロードパルスＰＲＥＮにより、ＡＮ
Ｄゲート８からの入力データをロードする。ロード制御
回路６には、Ｌチャンネルのサンプルデータの期間でハ
イレベルとなり、Ｒチャンネルのサンプルデータの期間
でローレベルとなるクロックＬＲＣＫと、モード制御信
号ＰＣＴＩ、ＰＣＴ２と、リトリガブルモノマルチ１６
の出力信号ＬＤＫと、Ｔフリップフロップ２０の出力信
号ＨＬＳＬとが供給される。
モード制御信号ＰＣＴＩ、ＰＣＴ２は、マイクロコンピ
ュータ１４から発生する。モード制御信号は、モードに
応じて下記のレベルを有する。
ュータ１４から発生する。モード制御信号は、モードに
応じて下記のレベルを有する。
ノーマルモードの時
ＰＣＴＩ：“０”、ＰＣＴ２：“０′″ピークホールド
の時 ＰＣＴｌ：″ド、 ＰＣＴ２ ：′Ｑｌｌレベルメー
タの時 ｐｃＴｔ：“Ｏ” 、ＰＣＴ２ ：”１＠ノーマルモー
ドは、ピークホールド機能及びレベルメータの機能が働
かず、再生されたサブコード信号のＱチャンネルのデー
タをマイクロコンピュータ１４が取り込む動作である。
の時 ＰＣＴｌ：″ド、 ＰＣＴ２ ：′Ｑｌｌレベルメー
タの時 ｐｃＴｔ：“Ｏ” 、ＰＣＴ２ ：”１＠ノーマルモー
ドは、ピークホールド機能及びレベルメータの機能が働
かず、再生されたサブコード信号のＱチャンネルのデー
タをマイクロコンピュータ１４が取り込む動作である。
ピークレジスタ４のシリアル入力端子に１ビツトのレジ
スタ７のシリアル出力端子が接続される。
スタ７のシリアル出力端子が接続される。
このレジスタ７のデータ入力として、ＡＮＤゲート８の
出力信号が供給される。ＡＮＤゲート８には、Ｔフリッ
プフロップ２０の出力信号ＨＬＳＬとモード制御信号Ｐ
ＣＴＩの反転信号とＰＣＴ２とが供給される。従って、
レベルメータとしてこの実施例が機能する時には、ＡＮ
Ｄゲート８を介してレジスタ７に信号ＨＬＳＬが取り込
まれる。
出力信号が供給される。ＡＮＤゲート８には、Ｔフリッ
プフロップ２０の出力信号ＨＬＳＬとモード制御信号Ｐ
ＣＴＩの反転信号とＰＣＴ２とが供給される。従って、
レベルメータとしてこの実施例が機能する時には、ＡＮ
Ｄゲート８を介してレジスタ７に信号ＨＬＳＬが取り込
まれる。
また、レジスタ７のシリアル入力端子には、ＡＮＤゲー
ト９の出力信号が供給される。ＡＮＤゲート９には、モ
ード制御信号ＰＣＴＩとＰＣＴ２の反転した信号とレジ
スタ１０のシリアル出力とが供給される。従って、ピー
クホールドとしてこの実施例が機能する時には、ＡＮＤ
ゲート９を介された信号がレジスタ７のシリアル入力端
子に供給される。
ト９の出力信号が供給される。ＡＮＤゲート９には、モ
ード制御信号ＰＣＴＩとＰＣＴ２の反転した信号とレジ
スタ１０のシリアル出力とが供給される。従って、ピー
クホールドとしてこの実施例が機能する時には、ＡＮＤ
ゲート９を介された信号がレジスタ７のシリアル入力端
子に供給される。
ピークレジスタ４のシリアル出力端子がレジスタＩＯの
シリアル入力端子に接続される。レジスタ１０には、サ
ブコードレジスタ１１から、コントロールデータ及びア
ドレスデータからなる付加データＣＴとプログラム時間
コードＰＴと絶対時間コードＡＴとが供給される。付加
データＣＴが８ビツトであり、二つの時間コードが７２
ビツトである。このサブコードレジスタ１１には、ディ
スフの再生信号から分離されたサブコード信号のＱチャ
ンネルのデータが入力端子１２から供給される。コンパ
クトディスクのサブコード信号のＱチャンネルには、９
８フレームを単位として、所定のフォーマットで上述の
時間コード及び付加コードが挿入される。２ビツトのシ
ンクパターン及びエラー検出用の１６ビツトのＣＲＣコ
ードは、レジスタ１０に取り込まれない、プログラム時
間コードＰＴは、曲等のプログラムの単位で変化する相
対的な時間コードであり、絶対時間コードＡＴは、１枚
のディスクの始端から終端まで連続的に変化する時間コ
ードである。
シリアル入力端子に接続される。レジスタ１０には、サ
ブコードレジスタ１１から、コントロールデータ及びア
ドレスデータからなる付加データＣＴとプログラム時間
コードＰＴと絶対時間コードＡＴとが供給される。付加
データＣＴが８ビツトであり、二つの時間コードが７２
ビツトである。このサブコードレジスタ１１には、ディ
スフの再生信号から分離されたサブコード信号のＱチャ
ンネルのデータが入力端子１２から供給される。コンパ
クトディスクのサブコード信号のＱチャンネルには、９
８フレームを単位として、所定のフォーマットで上述の
時間コード及び付加コードが挿入される。２ビツトのシ
ンクパターン及びエラー検出用の１６ビツトのＣＲＣコ
ードは、レジスタ１０に取り込まれない、プログラム時
間コードＰＴは、曲等のプログラムの単位で変化する相
対的な時間コードであり、絶対時間コードＡＴは、１枚
のディスクの始端から終端まで連続的に変化する時間コ
ードである。
レジスタｌＯのシリアル出力がＡＮＤゲート９に供給さ
れると共に、マルチプレクサ１３を介して信号５ＱＳＯ
として、マイクロコンピュータ１４に供給される。マル
チプレクサ１３には、ＣＲＣの判別結果を示すＣＲＣフ
ラグＣＲＣＦが供給され、マルチプレクサ１３は、モノ
マルチ１６の出力信号ＬＤＫにより制御される。モノマ
ルチ１６の出力信号ＬＤＫがローレベルの時に、レジス
タ１０のシリアル出力がマイクロコンピュータ１４に供
給され、モノマルチ１６の出力信号ＬＤＫがハイレベル
の時に、ＣＲＣフラグＣＲＣＦがマイクロコンピュータ
１４に供給される。ＣＲＣフラグＣＲＣＦが“１ｍの時
には、マイクロコンピュータ１４からシフトクロック５
ＱＣＫを出力することが可能とされる。
れると共に、マルチプレクサ１３を介して信号５ＱＳＯ
として、マイクロコンピュータ１４に供給される。マル
チプレクサ１３には、ＣＲＣの判別結果を示すＣＲＣフ
ラグＣＲＣＦが供給され、マルチプレクサ１３は、モノ
マルチ１６の出力信号ＬＤＫにより制御される。モノマ
ルチ１６の出力信号ＬＤＫがローレベルの時に、レジス
タ１０のシリアル出力がマイクロコンピュータ１４に供
給され、モノマルチ１６の出力信号ＬＤＫがハイレベル
の時に、ＣＲＣフラグＣＲＣＦがマイクロコンピュータ
１４に供給される。ＣＲＣフラグＣＲＣＦが“１ｍの時
には、マイクロコンピュータ１４からシフトクロック５
ＱＣＫを出力することが可能とされる。
マイクロコンピュータ１４と関連して、表示部１５が設
けられている。表示部１５は、例えばＬチャンネル及び
Ｒチャンネルの夫々のレベルに比例した長さで発光する
発光ダイオードのアレーにより構成されている。
けられている。表示部１５は、例えばＬチャンネル及び
Ｒチャンネルの夫々のレベルに比例した長さで発光する
発光ダイオードのアレーにより構成されている。
マイクロコンピュータ１４がらシフトクロック５ＱＣＫ
が発生する。このシフトクロック５ＱＣＫがレジスタ４
，７．１０に供給されると共に、モノマルチ１６に供給
される。９６個のクロックからなるシフトクロック５Ｑ
ＣＫは、レジスタ４゜７．１０の計９６ビツトの内容を
読み出す時に、マイクロコンピュータ１４が出力する。
が発生する。このシフトクロック５ＱＣＫがレジスタ４
，７．１０に供給されると共に、モノマルチ１６に供給
される。９６個のクロックからなるシフトクロック５Ｑ
ＣＫは、レジスタ４゜７．１０の計９６ビツトの内容を
読み出す時に、マイクロコンピュータ１４が出力する。
モノマルチ１６の出力信号ＬＤＫは、シフトクロック５
ＱＣＫの出力が開始されると、ローレベルとなり、シフ
トクロック５ＱＣＫの出力が終了してから所定時間後に
ハイレベルとなる。
ＱＣＫの出力が開始されると、ローレベルとなり、シフ
トクロック５ＱＣＫの出力が終了してから所定時間後に
ハイレベルとなる。
レジスタ１０に対して、ＡＮＤゲート１７及び１８から
ロードパルスＬＤＰとＬＤＡとが夫々供給される。ロー
ドパルスＬＤＰによりプログラム時間コードＰＴ及び付
加コードＣＴがロードされ、ロードパルスＬＤＡにより
絶対時間コードＡＴがロードされる。ＡＮＤゲー）１７
には、モノマルチ１６の出力信号ＬＤＫとＣＲＣの判別
結果を示す信号ＣＲＣＯＫが供給される。ＡＮＤゲート
１８には、モノマルチ１６の出力信号ＬＤＫとＣＲＣの
判別結果を示す信号ＣＲＣＯＫとフリップフロップ１９
の出力信号ＰＫＬＤとが供給される。
ロードパルスＬＤＰとＬＤＡとが夫々供給される。ロー
ドパルスＬＤＰによりプログラム時間コードＰＴ及び付
加コードＣＴがロードされ、ロードパルスＬＤＡにより
絶対時間コードＡＴがロードされる。ＡＮＤゲー）１７
には、モノマルチ１６の出力信号ＬＤＫとＣＲＣの判別
結果を示す信号ＣＲＣＯＫが供給される。ＡＮＤゲート
１８には、モノマルチ１６の出力信号ＬＤＫとＣＲＣの
判別結果を示す信号ＣＲＣＯＫとフリップフロップ１９
の出力信号ＰＫＬＤとが供給される。
これらのＡＮＤゲート１７及び１８の出力信号ＬＤＰ、
ＬＤＡがハイレベルとなる時に、付加コードＣＴ、プロ
グラム時間コードＰＴ、絶対時間コードＡＴがレジスタ
１０にロードされる。
ＬＤＡがハイレベルとなる時に、付加コードＣＴ、プロ
グラム時間コードＰＴ、絶対時間コードＡＴがレジスタ
１０にロードされる。
フリップフロップ１９は、ＣＲＣＯＫの立ち下がりによ
りリセットされ、ロード制御回路６の出力信号ＰＲＥＮ
によりセットされ、出力信号ＰＫＬＤを発生する。更に
、モノマルチ１６の出力信号ＬＤＫによりトグル動作を
行い、出力信号ＨＬＳＬを発生するＴフリップフロップ
２ｏが設けられている。
りリセットされ、ロード制御回路６の出力信号ＰＲＥＮ
によりセットされ、出力信号ＰＫＬＤを発生する。更に
、モノマルチ１６の出力信号ＬＤＫによりトグル動作を
行い、出力信号ＨＬＳＬを発生するＴフリップフロップ
２ｏが設けられている。
ｂ、ピークホールド動作
上述の実施例において、ピークホールド機能（ＰＣＴＩ
：“１” 、 ＰＣＴ２ ：”Ｏ”）の時の動作につ
いて第２図を参照して説明する。
：“１” 、 ＰＣＴ２ ：”Ｏ”）の時の動作につ
いて第２図を参照して説明する。
第２図Ａは、再生データと同期したフレーム周期のクロ
ックＷＦＣＫを示す。マイクロコンピュータ１４は、第
２図Ｂに示すシフトクロック５ＱＣＫを９６クロツク出
力する。モノマルチ１６の出力信号ＬＤＫが第２図Ｃに
示すように、ローレベルとなり、マルチプレクサ１３が
レジスタ１゜の出力を選択する。また、ＡＮＤゲート１
７．１８からのロードパルスＬＤＰ、ＬＤＡの発生が禁
止される。同様に、ロード制御回路６により、レジスタ
４に対するロードパルスの発生が禁止される。更に、Ａ
ＮＤゲート９を介してレジスタ４゜１０．７がリング状
に結合される。
ックＷＦＣＫを示す。マイクロコンピュータ１４は、第
２図Ｂに示すシフトクロック５ＱＣＫを９６クロツク出
力する。モノマルチ１６の出力信号ＬＤＫが第２図Ｃに
示すように、ローレベルとなり、マルチプレクサ１３が
レジスタ１゜の出力を選択する。また、ＡＮＤゲート１
７．１８からのロードパルスＬＤＰ、ＬＤＡの発生が禁
止される。同様に、ロード制御回路６により、レジスタ
４に対するロードパルスの発生が禁止される。更に、Ａ
ＮＤゲート９を介してレジスタ４゜１０．７がリング状
に結合される。
シフトクロック５ＱＣＫにより、第２図りに示すように
、レジスタ４，７．１０１１７）（１５＋１＋８０＝９
６ビツト）の内容５ＱＳＯをマイクロコンピュータ１４
が読み出す、また、これらのレジスタ４，７．１０の内
容が巡回して再び各レジスタにセットされる。
、レジスタ４，７．１０１１７）（１５＋１＋８０＝９
６ビツト）の内容５ＱＳＯをマイクロコンピュータ１４
が読み出す、また、これらのレジスタ４，７．１０の内
容が巡回して再び各レジスタにセットされる。
シフトクロック５ＱＣＫの発生が終了して所定時間後に
、モノマルチ１６の出力信号ＬＤＫがハイレベルとなり
、レジスタ４，７．１０に対するロードパルスの発生が
可能となる。
、モノマルチ１６の出力信号ＬＤＫがハイレベルとなり
、レジスタ４，７．１０に対するロードパルスの発生が
可能となる。
ピークホールドの時には、ＡＮＤゲート８からレジスタ
７に入力されるデータは、常に“０”である。レベル比
較回路５及びロード制御回路６により、Ｌチャンネル及
びＲチャンネルと無関係に、レジスタ４に貯えられてい
るデータＢより大きい入力データＡが供給される時に、
ロードパルスＰＲＥＮが発生し、より大きい入力データ
Ａがピークレジスタ４にロードされる。ピークレジスタ
４は、ＡＮＤゲート９の出力を常に“Ｏ′として、１６
個以上のシフトクロック５ＱＣＫを供給するか又は（Ｐ
ＣＴｌ：“０” 、ＰＣＴ２ ：“０”）の時にリセッ
トされる。
７に入力されるデータは、常に“０”である。レベル比
較回路５及びロード制御回路６により、Ｌチャンネル及
びＲチャンネルと無関係に、レジスタ４に貯えられてい
るデータＢより大きい入力データＡが供給される時に、
ロードパルスＰＲＥＮが発生し、より大きい入力データ
Ａがピークレジスタ４にロードされる。ピークレジスタ
４は、ＡＮＤゲート９の出力を常に“Ｏ′として、１６
個以上のシフトクロック５ＱＣＫを供給するか又は（Ｐ
ＣＴｌ：“０” 、ＰＣＴ２ ：“０”）の時にリセッ
トされる。
ピークレジスタ４に対して、第２図Ｈに示すロードパル
スＰＲＥＮが発生すると、レジスタ７に“０′がロード
されると共に、フリップフロップ１９がセットされ、第
２図Ｇに示すように、フリップフロップ１９の出力信号
ＰＫＬＤがハイレベルとなる。従って、ＡＮＤゲート１
８を介してロードパルスＬＤＡが発生することが可能と
なる。
スＰＲＥＮが発生すると、レジスタ７に“０′がロード
されると共に、フリップフロップ１９がセットされ、第
２図Ｇに示すように、フリップフロップ１９の出力信号
ＰＫＬＤがハイレベルとなる。従って、ＡＮＤゲート１
８を介してロードパルスＬＤＡが発生することが可能と
なる。
ロードパルスＰＲＥＮが発生してから最初の第２図已に
示す信号ＣＲＣＯＫにより、ＡＮＤゲート１７及び１８
からロードパルスＬＤＰ （第２図Ｆ）及びＬＤＡ（第
２図１）が発生する。これらのロードパルスＬＤＰ、Ｌ
ＤＡにより、レジスタ１０には、サブコードレジスタ１
１からの付加コードＣＴ、プログラム時間コードＰＴ、
絶対時間コードＡＴがロードされる。つまり、プログラ
ム時間コードＰＴは、ＣＲＣＯＫ毎に更新され、絶対時
間コードＡＴは、ピークレジスタ４の更新後の最初のＣ
ＲＣＯＫにより更新される。
示す信号ＣＲＣＯＫにより、ＡＮＤゲート１７及び１８
からロードパルスＬＤＰ （第２図Ｆ）及びＬＤＡ（第
２図１）が発生する。これらのロードパルスＬＤＰ、Ｌ
ＤＡにより、レジスタ１０には、サブコードレジスタ１
１からの付加コードＣＴ、プログラム時間コードＰＴ、
絶対時間コードＡＴがロードされる。つまり、プログラ
ム時間コードＰＴは、ＣＲＣＯＫ毎に更新され、絶対時
間コードＡＴは、ピークレジスタ４の更新後の最初のＣ
ＲＣＯＫにより更新される。
マルチプレクサ１３は、モノマルチ１６の出力信号ＬＤ
Ｋ （第２図Ｃ）がハイレベルとなると、ＣＲＣフラグ
を選択し、ＣＲＣフラグＣＲＣＦがハイレベルとなると
、マイクロコンピュータ１４がシフトクロック５ＱＣＫ
の発生が可能になったと判断する。
Ｋ （第２図Ｃ）がハイレベルとなると、ＣＲＣフラグ
を選択し、ＣＲＣフラグＣＲＣＦがハイレベルとなると
、マイクロコンピュータ１４がシフトクロック５ＱＣＫ
の発生が可能になったと判断する。
上述のように、ピークホールドの時には、Ｌチャンネル
及びＲチャンネルと無関係に、再生されたオーディオデ
ータの中の最大値とその時の絶対時間コード及びプログ
ラム時間コードとをマイクロコンピュータ１４が読み出
すことができる。マイクロコンビエータ１４は、ＣＲＣ
フラグＣＲＣＦがハイレベルとなった後の所定のタイミ
ングでシフトクロック５ＱＣＫを発生する。シフトクロ
ック５ＱＣＫをディスクの全ての再生データの供給あと
に１回発生すれば、ディスクの１枚の中の最大振幅を知
ることができる。
及びＲチャンネルと無関係に、再生されたオーディオデ
ータの中の最大値とその時の絶対時間コード及びプログ
ラム時間コードとをマイクロコンピュータ１４が読み出
すことができる。マイクロコンビエータ１４は、ＣＲＣ
フラグＣＲＣＦがハイレベルとなった後の所定のタイミ
ングでシフトクロック５ＱＣＫを発生する。シフトクロ
ック５ＱＣＫをディスクの全ての再生データの供給あと
に１回発生すれば、ディスクの１枚の中の最大振幅を知
ることができる。
ピークホールド機能は、ディスクの再生信号をダビング
する時に、ディスクからの再生信号の最大振幅を知り、
適正な録音レベルを設定するのに使用される。ダビング
時には、最初に、通常の２倍の回転速度でディスクを回
転させ、上述のようにしてディスク中の最大振幅及び最
大振幅の発生する位置（時間コードで示される）をマイ
クロコンピュータ１４に取り込む。次に、検出されたピ
ーク値が発生する時間の付近を繰り返し再生する。
する時に、ディスクからの再生信号の最大振幅を知り、
適正な録音レベルを設定するのに使用される。ダビング
時には、最初に、通常の２倍の回転速度でディスクを回
転させ、上述のようにしてディスク中の最大振幅及び最
大振幅の発生する位置（時間コードで示される）をマイ
クロコンピュータ１４に取り込む。次に、検出されたピ
ーク値が発生する時間の付近を繰り返し再生する。
或いは、検出されたピークレベルと同一レベルの信号を
別に発生する。このピークレベルに応じて例えばテープ
レコーダの録音レベルの調整を行う。
別に発生する。このピークレベルに応じて例えばテープ
レコーダの録音レベルの調整を行う。
録音レベルの調整は、マニュアルでボリュームを回転さ
せることにより、或いは電子的なレベル調整器をマイク
ロコンピュータ１４で制御することによりなされる。録
音レベルの設定がなされた後に、ダビングがなされる。
せることにより、或いは電子的なレベル調整器をマイク
ロコンピュータ１４で制御することによりなされる。録
音レベルの設定がなされた後に、ダビングがなされる。
上述のように、ディスクを倍速再生するのに対応してテ
ープデツキも倍速録音を行う。
ープデツキも倍速録音を行う。
Ｃ，レベルメータ動作
次に、レベルメータとして動作する場合について説明す
る。この場合には、モード制御信号が（ＰＣＴＩ：“０
”、ＰＣＴ２：“１”）とされる。
る。この場合には、モード制御信号が（ＰＣＴＩ：“０
”、ＰＣＴ２：“１”）とされる。
従って、ＡＮＤゲート８を介してＴフリップフロップ２
０の出力信号ＨＬＳＬがレジスタ７に入力され、また、
ＡＮＤゲート９の出力信号が常に“Ｏｎ となり、レジ
スタ１０とレジスタ７との結合が断たれる。
０の出力信号ＨＬＳＬがレジスタ７に入力され、また、
ＡＮＤゲート９の出力信号が常に“Ｏｎ となり、レジ
スタ１０とレジスタ７との結合が断たれる。
信号ＨＬＳＬは、モノマルチ１６の出力信号ＬＤＫによ
り、その出力信号が反転する。即ち、マイクロコンピュ
ータ１４により、レジスタ４．７゜１０の内容が読まれ
ると、信号ＨＬＳＬが反転する。信号ＨＬＳＬが１′の
時では、Ｌチャンネルに関するピーク検出がなされ、信
号ＨＬＳＬが“０″の時では、Ｒチャンネルに関するピ
ーク検出がなされる。これと共に、ＡＮＤゲート７を介
して１６番目のビットとして、信号ＨＬＳＬがレジスタ
７にロードされ、マイクロコンピュータ１４において、
読まれたデータがＬチャンネル及びＲチャンネルの何れ
のものかが判別される。
り、その出力信号が反転する。即ち、マイクロコンピュ
ータ１４により、レジスタ４．７゜１０の内容が読まれ
ると、信号ＨＬＳＬが反転する。信号ＨＬＳＬが１′の
時では、Ｌチャンネルに関するピーク検出がなされ、信
号ＨＬＳＬが“０″の時では、Ｒチャンネルに関するピ
ーク検出がなされる。これと共に、ＡＮＤゲート７を介
して１６番目のビットとして、信号ＨＬＳＬがレジスタ
７にロードされ、マイクロコンピュータ１４において、
読まれたデータがＬチャンネル及びＲチャンネルの何れ
のものかが判別される。
信号ＨＬＳＬ及びＬＲＣＫがロード制御回路６に供給さ
れており、ロード制御回路６では、（ＨＬＳＬ：”１’
）の時にＬチャンネルに関してのピーク検出結果に応じ
てロードパルスＰＲＥＮを発生し、（ＨＬＳＬ：“０′
）の時にＲチャンネルに関してのピーク検出結果に応じ
てロードパルスＰＲＥＮを発生する。
れており、ロード制御回路６では、（ＨＬＳＬ：”１’
）の時にＬチャンネルに関してのピーク検出結果に応じ
てロードパルスＰＲＥＮを発生し、（ＨＬＳＬ：“０′
）の時にＲチャンネルに関してのピーク検出結果に応じ
てロードパルスＰＲＥＮを発生する。
付加コードＣＴ、プログラム時間コードＰＴ及び絶対時
間コードＡＴとがロードパルスＬＤＰ。
間コードＡＴとがロードパルスＬＤＰ。
ＬＤＡにより夫々レジスタｌＯに取り込まれる。
マイクロコンピュータ１４からは、所定の時間毎にシフ
トクロック５ＱＣＫが発生し、レジスタ１０にロードさ
れた時間コード及び付加コードとピークレジスタ４にロ
ードされたし又はＲチャンネルのピーク値とレジスタ７
にロードされた識別ビットとがマイクロコンピュータ１
４により読まれる。この読み出しがなされると、ピーク
レジスタ４及びレジスタ７の内容が“０“にリセットさ
れ、また、検出の対象のチャンネルの切り替えがなされ
る。
トクロック５ＱＣＫが発生し、レジスタ１０にロードさ
れた時間コード及び付加コードとピークレジスタ４にロ
ードされたし又はＲチャンネルのピーク値とレジスタ７
にロードされた識別ビットとがマイクロコンピュータ１
４により読まれる。この読み出しがなされると、ピーク
レジスタ４及びレジスタ７の内容が“０“にリセットさ
れ、また、検出の対象のチャンネルの切り替えがなされ
る。
マイクロコンピュータ１４に時分割で取り込まれたＬチ
ャンネル又はＲチャンネルのピークデータが表示部１５
において表示される。
ャンネル又はＲチャンネルのピークデータが表示部１５
において表示される。
ｄ、変形例
上述の実施例では、ピークレベルを保持するレジスタと
時間コードを保持するレジスタとがピークホールド動作
において、巡回するように結合されているが、両者が別
個の巡回ループを持つようにしても良い。
時間コードを保持するレジスタとがピークホールド動作
において、巡回するように結合されているが、両者が別
個の巡回ループを持つようにしても良い。
また、この発明は、コンパクトディスク以外の再生信号
に対しても適用することができる。
に対しても適用することができる。
この発明に依れば、再生信号のピークレベルとこのピー
クレベルが発生する位置とを検出することができ、再生
信号をダビングする時に、録音レベルを容易に適性なも
のに設定することができる。
クレベルが発生する位置とを検出することができ、再生
信号をダビングする時に、録音レベルを容易に適性なも
のに設定することができる。
また、この発明に依れば、再生されたディジタルデータ
のレベルを検出でき、高精度のレベルメータを実現する
ことができる。
のレベルを検出でき、高精度のレベルメータを実現する
ことができる。
第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の動作説明に用いるタイミングチャー
トである。 図面における主要な符号の説明 ４：ピークレジスタ、５ニレベルＪ［回路、６：ロード
制御回路、７，１０：レジスタ、１４：マイクロコンピ
ュータ。 代理人 弁理士 杉 浦 正 知
の発明の一実施例の動作説明に用いるタイミングチャー
トである。 図面における主要な符号の説明 ４：ピークレジスタ、５ニレベルＪ［回路、６：ロード
制御回路、７，１０：レジスタ、１４：マイクロコンピ
ュータ。 代理人 弁理士 杉 浦 正 知
Claims (2)
- （１）ディジタル情報信号と上記ディジタル情報信号の
記録位置を示すアドレス信号とが供給されるディジタル
再生信号のピークレベル検出装置において、 上記ディジタル情報信号が供給され、シフトクロックに
よりその内容が制御部に転送されると共に、巡回ループ
を有する第１の記憶手段と、上記アドレス信号が供給さ
れ、シフトクロックによりその内容が制御部に転送され
ると共に、巡回ループを有する第２の記憶手段と、 上記第１の記憶手段に保持されている上記ディジタル情
報信号のサンプルデータと入力されるサンプルデータと
を比較するレベル比較回路と、上記レベル比較回路の出
力信号が供給され、上記保持されているサンプルデータ
より上記入力されるサンプルデータが大きい時に、上記
入力されるサンプルデータ及び上記アドレス信号を上記
第１の記憶手段及び上記第２の記憶手段に夫々格納する
ためのロードパルスを発生する回路と を備えたことを特徴とするディジタル再生信号のピーク
レベル検出装置。 - （２）ディジタル情報信号と上記ディジタル情報信号の
記録位置を示すアドレス信号とが供給されるディジタル
再生信号のピークレベル検出装置において、 上記ディジタル情報信号が供給され、所定時間毎に発生
するシフトクロックによりその内容が制御部に転送され
る第１の記憶手段と、 上記アドレス信号が供給され、所定時間毎に発生するシ
フトクロックによりその内容が制御部に転送される第２
の記憶手段と、 上記第１の記憶手段に保持されている上記ディジタル情
報信号のサンプルデータと入力されるサンプルデータと
を比較するレベル比較回路と、上記レベル比較回路の出
力信号が供給され、上記保持されているサンプルデータ
より上記入力されるサンプルデータが大きい時に、上記
入力されるサンプルデータ及び上記アドレス信号を上記
第１の記憶手段及び上記第２の記憶手段に夫々格納する
ためのロードパルスを発生する回路と を備えたことを特徴とするディジタル再生信号のピーク
レベル検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9655088A JP2969623B2 (ja) | 1988-04-19 | 1988-04-19 | ディジタル再生信号のピークレベル検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9655088A JP2969623B2 (ja) | 1988-04-19 | 1988-04-19 | ディジタル再生信号のピークレベル検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01267466A true JPH01267466A (ja) | 1989-10-25 |
| JP2969623B2 JP2969623B2 (ja) | 1999-11-02 |
Family
ID=14168193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9655088A Expired - Lifetime JP2969623B2 (ja) | 1988-04-19 | 1988-04-19 | ディジタル再生信号のピークレベル検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2969623B2 (ja) |
-
1988
- 1988-04-19 JP JP9655088A patent/JP2969623B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2969623B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2566372B2 (ja) | 光学式記録ディスクの再生装置 | |
| HU193077B (en) | Record player apparatus | |
| KR870005374A (ko) | 음성신호의 pcm 기록 재생방법과 그 장치 | |
| EP0332776B1 (en) | Data reproducing device | |
| JPS62107473A (ja) | Ｐｃｍテ−プレコ−ダの録音時サブコ−ド情報取入方法 | |
| JP2857246B2 (ja) | ディジタルオーディオ信号記録装置 | |
| US5170298A (en) | Record and reproduce signal processing circuit that is programmable according to the head drum configuration of the digital audio tape recorder in which it is used | |
| JPH01267466A (ja) | ディジタル再生信号のピークレベル検出装置 | |
| JPS601654A (ja) | 記録装置 | |
| JPH0311010B2 (ja) | ||
| JPS6028072A (ja) | デジタルオ−デイオデイスク再生装置 | |
| KR100794550B1 (ko) | 디스크 레코더에서의 동기 기록장치 및 방법 | |
| JPS6390091A (ja) | 磁気記録再生装置等の時間表示回路 | |
| JPS5856256A (ja) | 再生速度制御装置 | |
| JP2716089B2 (ja) | サブコード同期信号生成回路 | |
| JPH04186563A (ja) | ディジタルデータ再生装置 | |
| JP2770506B2 (ja) | 磁気記録再生装置 | |
| JPS6386156A (ja) | デジタル再生装置 | |
| JPS6376158A (ja) | デイスク再生装置 | |
| JPH03224175A (ja) | Ｄａｔ装置 | |
| JPH026147B2 (ja) | ||
| JPH02105367A (ja) | デジタル音声信号再生装置 | |
| KR19980041348A (ko) | 브이씨알의 옵션 설정 장치 | |
| JPH01315068A (ja) | ブロックアドレス復号回路 | |
| JPH0528641A (ja) | 可変速デイスク再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |