JPH01267466A - ディジタル再生信号のピークレベル検出装置 - Google Patents
ディジタル再生信号のピークレベル検出装置Info
- Publication number
- JPH01267466A JPH01267466A JP9655088A JP9655088A JPH01267466A JP H01267466 A JPH01267466 A JP H01267466A JP 9655088 A JP9655088 A JP 9655088A JP 9655088 A JP9655088 A JP 9655088A JP H01267466 A JPH01267466 A JP H01267466A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- register
- supplied
- level
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000005236 sound signal Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばディジタルオーディオデイ、ジタル
の再生信号のピークレベルを検出するのに適用されるデ
ィジタル再生信号のピークレベル検出装置に関する。
の再生信号のピークレベルを検出するのに適用されるデ
ィジタル再生信号のピークレベル検出装置に関する。
この発明では、ディジタルオーディオ信号とディジタル
オーディオの記録位置を示すアドレス信号とが供給され
るディジタル再生信号のピークレベル検出装置において
、 ディジタルオーディオ信号が供給され、シフトクロック
によりその内容が制御部に転送されると共に、巡回ルー
プを有する第1のレジスタと、アドレス信号が供給され
、シフトクロックによりその内容が制御部に転送される
と共に、巡回ループを有する第2のレジスタと、 第1のレジスタに保持されているディジタルオーディオ
信号のサンプルデータと入力されるサンプルデータとを
比較するレベル比較回路と、レベル比較回路の出力信号
が供給され、保持されているサンプルデータより入力さ
れるサンプルデータが大きい時に、入力されるサンプル
データ及びアドレス信号を第1のレジスタ及び第2のレ
ジスタに夫々格納するためのロードパルスを発生する回
路と が備えられ、ディジタルオーディオデータの再生信号中
の最大レベルが検出され、再生信号をダビングする時に
、録音レベルを適性に設定することができる。
オーディオの記録位置を示すアドレス信号とが供給され
るディジタル再生信号のピークレベル検出装置において
、 ディジタルオーディオ信号が供給され、シフトクロック
によりその内容が制御部に転送されると共に、巡回ルー
プを有する第1のレジスタと、アドレス信号が供給され
、シフトクロックによりその内容が制御部に転送される
と共に、巡回ループを有する第2のレジスタと、 第1のレジスタに保持されているディジタルオーディオ
信号のサンプルデータと入力されるサンプルデータとを
比較するレベル比較回路と、レベル比較回路の出力信号
が供給され、保持されているサンプルデータより入力さ
れるサンプルデータが大きい時に、入力されるサンプル
データ及びアドレス信号を第1のレジスタ及び第2のレ
ジスタに夫々格納するためのロードパルスを発生する回
路と が備えられ、ディジタルオーディオデータの再生信号中
の最大レベルが検出され、再生信号をダビングする時に
、録音レベルを適性に設定することができる。
また、この発明では、第1のレジスタに所定時間の間の
ピークレベルを取込むと共に、このピークレベルに対応
するアドレス信号を第2のレジスタに取込み、このピー
クレベルを制御部に転送し、次の所定時間におけるピー
クレベル及びアドレス信号を同様に第1のレジスタ及び
第2のレジスタに夫々取り込むことにより、レベルメー
タの機能を実現することができる。
ピークレベルを取込むと共に、このピークレベルに対応
するアドレス信号を第2のレジスタに取込み、このピー
クレベルを制御部に転送し、次の所定時間におけるピー
クレベル及びアドレス信号を同様に第1のレジスタ及び
第2のレジスタに夫々取り込むことにより、レベルメー
タの機能を実現することができる。
(従来の技術)
ディジタルオーディオディスク(所謂コンパクトディス
ク)の再生アナログ信号をテープデツキにより録音する
ダビングが行われる。ダビング時間を短縮化するために
、通常の回転速度の2倍の速度でディスクを回転させる
と共に、通常の2倍の走行速度でテープが走行される倍
速ダビングがなされる。ダビング時の録音レベルの設定
は、経験的に定められていた。
ク)の再生アナログ信号をテープデツキにより録音する
ダビングが行われる。ダビング時間を短縮化するために
、通常の回転速度の2倍の速度でディスクを回転させる
と共に、通常の2倍の走行速度でテープが走行される倍
速ダビングがなされる。ダビング時の録音レベルの設定
は、経験的に定められていた。
しかしながら、上述のダビングの場合、ディジタルオー
ディオ機器の再生信号のダイナミックレンジが大きいた
めに、振幅の大きい音が歪んで録音される問題があった
。
ディオ機器の再生信号のダイナミックレンジが大きいた
めに、振幅の大きい音が歪んで録音される問題があった
。
従って、この発明の第1の目的は、コンパクトディスク
等の記録媒体の中のどの位置に、どのようなレベルの最
大振幅が記録されているかを検出し、ダビング時の録音
レベルの設定を適性に行うことを可能とするピークレベ
ル検出装置を提供することにある。
等の記録媒体の中のどの位置に、どのようなレベルの最
大振幅が記録されているかを検出し、ダビング時の録音
レベルの設定を適性に行うことを可能とするピークレベ
ル検出装置を提供することにある。
この発明の第2の目的は、記録媒体から再生されたアナ
ログオーディオ信号の所定時間毎のレベルをディジタル
データから検出されたピークレベルにより示すことがで
きるピークレベル検出装置を提供することにある。
ログオーディオ信号の所定時間毎のレベルをディジタル
データから検出されたピークレベルにより示すことがで
きるピークレベル検出装置を提供することにある。
この発明では、ディジタル情報信号とディジタル情報信
号の記録位置を示すアドレス信号とが供給されるディジ
タル再生信号のピークレベル検出装置において、 ディジタル情報信号が供給され、シフトクロックにより
その内容がマイクロコンピュータ等の制洞部14に転送
されると共に、巡回ループを有する第1のレジスタ等の
記憶手段4と、 アドレス信号が供給され、シフトクロックによりその内
容が制御部14に転送されると共に、巡回ループを有す
る第2のレジスタ等の記憶手段10と、 第1の記憶手段4に保持されているディジタル情報信号
のサンプルデータと入力されるサンプルデータとを比較
するレベル比較回路5と、比較回路5の出力信号が供給
され、保持されているサンプルデータより入力されるサ
ンプルデータが大きい時に、入力されるサンプルデータ
及びアドレス信号を第1の記憶手段及び第2の記憶手段
に夫々格納するためのロードパルスを発生する回路6と が備えられている。
号の記録位置を示すアドレス信号とが供給されるディジ
タル再生信号のピークレベル検出装置において、 ディジタル情報信号が供給され、シフトクロックにより
その内容がマイクロコンピュータ等の制洞部14に転送
されると共に、巡回ループを有する第1のレジスタ等の
記憶手段4と、 アドレス信号が供給され、シフトクロックによりその内
容が制御部14に転送されると共に、巡回ループを有す
る第2のレジスタ等の記憶手段10と、 第1の記憶手段4に保持されているディジタル情報信号
のサンプルデータと入力されるサンプルデータとを比較
するレベル比較回路5と、比較回路5の出力信号が供給
され、保持されているサンプルデータより入力されるサ
ンプルデータが大きい時に、入力されるサンプルデータ
及びアドレス信号を第1の記憶手段及び第2の記憶手段
に夫々格納するためのロードパルスを発生する回路6と が備えられている。
この発明では、ディジタル情報信号とディジタル情報信
号の記録位置を示すアドレス信号とが供給されるディジ
タル再生信号のピークレベル検出装置において、 ディジタル情報信号が供給され、所定時間毎に発生する
シフトクロックによりその内容が制御部14に転送され
る第1の記憶手段4と、アドレス信号が供給され、所定
時間毎に発生するシフトクロックによりその内容が制御
部14に転送される第2の記憶手段10と、 第1の記憶手段4に保持されているディジタル情報信号
のサンプルデータと入力されるサンプルデータとを比較
するレベル比較回路5と、比較回路5の出力信号が供給
され、保持されているサンプルデータより入力されるサ
ンプルデータが大きい時に、入力されるサンプルデータ
及びアドレス信号を第1の記憶手段4及び第2の記憶手
段10に夫々格納するためのロードパルスを発生する回
路6と が備えられている。
号の記録位置を示すアドレス信号とが供給されるディジ
タル再生信号のピークレベル検出装置において、 ディジタル情報信号が供給され、所定時間毎に発生する
シフトクロックによりその内容が制御部14に転送され
る第1の記憶手段4と、アドレス信号が供給され、所定
時間毎に発生するシフトクロックによりその内容が制御
部14に転送される第2の記憶手段10と、 第1の記憶手段4に保持されているディジタル情報信号
のサンプルデータと入力されるサンプルデータとを比較
するレベル比較回路5と、比較回路5の出力信号が供給
され、保持されているサンプルデータより入力されるサ
ンプルデータが大きい時に、入力されるサンプルデータ
及びアドレス信号を第1の記憶手段4及び第2の記憶手
段10に夫々格納するためのロードパルスを発生する回
路6と が備えられている。
レベル比較回路5では、第1の記憶手段4に貯えられて
いるサンプルデータと入力されるサンプルデータとをレ
ベル比較する。入力されるサンプルデータの方が記憶手
段4に貯えられているサンプルデータより大きい時に、
ロード制御回路6により、記憶手段4及び記憶手段10
を更新するロードパルスがロード制御回路6から発生す
る。記憶手段4及び10は、夫々巡回ループを有してお
り、レベル比較動作が継続してなされる。制御部14は
、シフトクロックを記憶手段4及び10に供給すること
により、これらの内容を読み取る。
いるサンプルデータと入力されるサンプルデータとをレ
ベル比較する。入力されるサンプルデータの方が記憶手
段4に貯えられているサンプルデータより大きい時に、
ロード制御回路6により、記憶手段4及び記憶手段10
を更新するロードパルスがロード制御回路6から発生す
る。記憶手段4及び10は、夫々巡回ループを有してお
り、レベル比較動作が継続してなされる。制御部14は
、シフトクロックを記憶手段4及び10に供給すること
により、これらの内容を読み取る。
従って、制御部14には、再生信号の中のピークレベル
及びこのピークレベルの発生した位置を示すアドレス信
号が取り込まれる。このデータを参照してダビング時の
録音レベルが適性なものに設定される。
及びこのピークレベルの発生した位置を示すアドレス信
号が取り込まれる。このデータを参照してダビング時の
録音レベルが適性なものに設定される。
記憶手段4及びlOが巡回ループを持たない時には、所
定時間毎のピークレベル及びこのピークレベルが発生し
た位置を示すアドレス信号が制御部14に読み込まれる
。従って、制御部14がピークレベルを表示することに
より、再生信号のレベルを表示することができる。
定時間毎のピークレベル及びこのピークレベルが発生し
た位置を示すアドレス信号が制御部14に読み込まれる
。従って、制御部14がピークレベルを表示することに
より、再生信号のレベルを表示することができる。
〔実施例〕
以下、この発明の一実施例について、図面を参照して説
明する。この一実施例は、ディジタルオーディオディス
ク(所謂コンパクトディスク)の再生信号のレベル検出
にこの発明を通用したものである。
明する。この一実施例は、ディジタルオーディオディス
ク(所謂コンパクトディスク)の再生信号のレベル検出
にこの発明を通用したものである。
この実施例では、レベル検出として、二つの機能がある
。その一つは、ピークホールド機能であり、他の一つは
、レベルメータ機能である。ピークホールド機能は、再
生された2チヤンネルのオーディオ信号の左(L)チャ
ンネル及び右(R)チャンネルの中で、最大振幅を検出
し、最大振幅の近傍の絶対時間を保持する機能である。
。その一つは、ピークホールド機能であり、他の一つは
、レベルメータ機能である。ピークホールド機能は、再
生された2チヤンネルのオーディオ信号の左(L)チャ
ンネル及び右(R)チャンネルの中で、最大振幅を検出
し、最大振幅の近傍の絶対時間を保持する機能である。
ピークホールド機能は、−枚のディスク或いは所定時間
の中の最大レベルのサーチに利用される。レベルメータ
機能は、成る時間から成る時間の間のLチャンネル及び
Rチャンネルの夫々の最大振幅を検出し、出力する機能
である。
の中の最大レベルのサーチに利用される。レベルメータ
機能は、成る時間から成る時間の間のLチャンネル及び
Rチャンネルの夫々の最大振幅を検出し、出力する機能
である。
この説明は、下記の順序に従ってなされる。
a、一実施例の構成
り、ピークホールド動作
C,レベルメータ動作
d、変形例
a、一実施例の構成
第1図において、lで示す入力端子に再生オーディオデ
ータが供給される。この再生オーディオデータは、エラ
ー訂正処理及びエラー修整処理がされたものである。オ
ーディオデータは、LチャンネルとRチャンネルのサン
プルデータ(1サンプル16ビツト)が時分割多重され
たものである。
ータが供給される。この再生オーディオデータは、エラ
ー訂正処理及びエラー修整処理がされたものである。オ
ーディオデータは、LチャンネルとRチャンネルのサン
プルデータ(1サンプル16ビツト)が時分割多重され
たものである。
再生オーディオデータがレジスタ2に供給され、ロード
パルス5POLDにより、lサンプルずつレジスタ2に
取り込まれる。レジスタ2の出力データがD/A変換器
(図示せず)に供給されると共に、絶対値化回路3に供
給される。絶対値化回路3では、2を補数とするコード
である16ビツトのサンプルデータから1ビツトのサイ
ンビットが除去される。絶対値化回路3の出力データA
がピークレジスタ4の入力端子とレベル比較回路5の一
方の入力端子に供給される。レベル比較回路5の他方の
入力として、ピークレジスタ4に貯えられている15ビ
ツトのデータBが供給される。
パルス5POLDにより、lサンプルずつレジスタ2に
取り込まれる。レジスタ2の出力データがD/A変換器
(図示せず)に供給されると共に、絶対値化回路3に供
給される。絶対値化回路3では、2を補数とするコード
である16ビツトのサンプルデータから1ビツトのサイ
ンビットが除去される。絶対値化回路3の出力データA
がピークレジスタ4の入力端子とレベル比較回路5の一
方の入力端子に供給される。レベル比較回路5の他方の
入力として、ピークレジスタ4に貯えられている15ビ
ツトのデータBが供給される。
レベル比較回路5は、入力信号A及びBが(A>B)の
時にハイレベルとなる出力信号を発生する。
時にハイレベルとなる出力信号を発生する。
このレベル比較回路5の出力信号がロード制御回路6に
供給される。
供給される。
ロード制御回路6は、ロードパルスPRENを発生し、
ロードパルスPRENをピークレジスタ4及びレジスタ
7に供給する。ピークレジスタ4は、ロードパルスPR
ENにより、絶対値化回路3からの入力データをロード
し、レジスタ7は、ロードパルスPRENにより、AN
Dゲート8からの入力データをロードする。ロード制御
回路6には、Lチャンネルのサンプルデータの期間でハ
イレベルとなり、Rチャンネルのサンプルデータの期間
でローレベルとなるクロックLRCKと、モード制御信
号PCTI、PCT2と、リトリガブルモノマルチ16
の出力信号LDKと、Tフリップフロップ20の出力信
号HLSLとが供給される。
ロードパルスPRENをピークレジスタ4及びレジスタ
7に供給する。ピークレジスタ4は、ロードパルスPR
ENにより、絶対値化回路3からの入力データをロード
し、レジスタ7は、ロードパルスPRENにより、AN
Dゲート8からの入力データをロードする。ロード制御
回路6には、Lチャンネルのサンプルデータの期間でハ
イレベルとなり、Rチャンネルのサンプルデータの期間
でローレベルとなるクロックLRCKと、モード制御信
号PCTI、PCT2と、リトリガブルモノマルチ16
の出力信号LDKと、Tフリップフロップ20の出力信
号HLSLとが供給される。
モード制御信号PCTI、PCT2は、マイクロコンピ
ュータ14から発生する。モード制御信号は、モードに
応じて下記のレベルを有する。
ュータ14から発生する。モード制御信号は、モードに
応じて下記のレベルを有する。
ノーマルモードの時
PCTI:“0”、PCT2:“0′″ピークホールド
の時 PCTl:″ド、 PCT2 :′Qllレベルメー
タの時 pcTt:“O” 、PCT2 :”1@ノーマルモー
ドは、ピークホールド機能及びレベルメータの機能が働
かず、再生されたサブコード信号のQチャンネルのデー
タをマイクロコンピュータ14が取り込む動作である。
の時 PCTl:″ド、 PCT2 :′Qllレベルメー
タの時 pcTt:“O” 、PCT2 :”1@ノーマルモー
ドは、ピークホールド機能及びレベルメータの機能が働
かず、再生されたサブコード信号のQチャンネルのデー
タをマイクロコンピュータ14が取り込む動作である。
ピークレジスタ4のシリアル入力端子に1ビツトのレジ
スタ7のシリアル出力端子が接続される。
スタ7のシリアル出力端子が接続される。
このレジスタ7のデータ入力として、ANDゲート8の
出力信号が供給される。ANDゲート8には、Tフリッ
プフロップ20の出力信号HLSLとモード制御信号P
CTIの反転信号とPCT2とが供給される。従って、
レベルメータとしてこの実施例が機能する時には、AN
Dゲート8を介してレジスタ7に信号HLSLが取り込
まれる。
出力信号が供給される。ANDゲート8には、Tフリッ
プフロップ20の出力信号HLSLとモード制御信号P
CTIの反転信号とPCT2とが供給される。従って、
レベルメータとしてこの実施例が機能する時には、AN
Dゲート8を介してレジスタ7に信号HLSLが取り込
まれる。
また、レジスタ7のシリアル入力端子には、ANDゲー
ト9の出力信号が供給される。ANDゲート9には、モ
ード制御信号PCTIとPCT2の反転した信号とレジ
スタ10のシリアル出力とが供給される。従って、ピー
クホールドとしてこの実施例が機能する時には、AND
ゲート9を介された信号がレジスタ7のシリアル入力端
子に供給される。
ト9の出力信号が供給される。ANDゲート9には、モ
ード制御信号PCTIとPCT2の反転した信号とレジ
スタ10のシリアル出力とが供給される。従って、ピー
クホールドとしてこの実施例が機能する時には、AND
ゲート9を介された信号がレジスタ7のシリアル入力端
子に供給される。
ピークレジスタ4のシリアル出力端子がレジスタIOの
シリアル入力端子に接続される。レジスタ10には、サ
ブコードレジスタ11から、コントロールデータ及びア
ドレスデータからなる付加データCTとプログラム時間
コードPTと絶対時間コードATとが供給される。付加
データCTが8ビツトであり、二つの時間コードが72
ビツトである。このサブコードレジスタ11には、ディ
スフの再生信号から分離されたサブコード信号のQチャ
ンネルのデータが入力端子12から供給される。コンパ
クトディスクのサブコード信号のQチャンネルには、9
8フレームを単位として、所定のフォーマットで上述の
時間コード及び付加コードが挿入される。2ビツトのシ
ンクパターン及びエラー検出用の16ビツトのCRCコ
ードは、レジスタ10に取り込まれない、プログラム時
間コードPTは、曲等のプログラムの単位で変化する相
対的な時間コードであり、絶対時間コードATは、1枚
のディスクの始端から終端まで連続的に変化する時間コ
ードである。
シリアル入力端子に接続される。レジスタ10には、サ
ブコードレジスタ11から、コントロールデータ及びア
ドレスデータからなる付加データCTとプログラム時間
コードPTと絶対時間コードATとが供給される。付加
データCTが8ビツトであり、二つの時間コードが72
ビツトである。このサブコードレジスタ11には、ディ
スフの再生信号から分離されたサブコード信号のQチャ
ンネルのデータが入力端子12から供給される。コンパ
クトディスクのサブコード信号のQチャンネルには、9
8フレームを単位として、所定のフォーマットで上述の
時間コード及び付加コードが挿入される。2ビツトのシ
ンクパターン及びエラー検出用の16ビツトのCRCコ
ードは、レジスタ10に取り込まれない、プログラム時
間コードPTは、曲等のプログラムの単位で変化する相
対的な時間コードであり、絶対時間コードATは、1枚
のディスクの始端から終端まで連続的に変化する時間コ
ードである。
レジスタlOのシリアル出力がANDゲート9に供給さ
れると共に、マルチプレクサ13を介して信号5QSO
として、マイクロコンピュータ14に供給される。マル
チプレクサ13には、CRCの判別結果を示すCRCフ
ラグCRCFが供給され、マルチプレクサ13は、モノ
マルチ16の出力信号LDKにより制御される。モノマ
ルチ16の出力信号LDKがローレベルの時に、レジス
タ10のシリアル出力がマイクロコンピュータ14に供
給され、モノマルチ16の出力信号LDKがハイレベル
の時に、CRCフラグCRCFがマイクロコンピュータ
14に供給される。CRCフラグCRCFが“1mの時
には、マイクロコンピュータ14からシフトクロック5
QCKを出力することが可能とされる。
れると共に、マルチプレクサ13を介して信号5QSO
として、マイクロコンピュータ14に供給される。マル
チプレクサ13には、CRCの判別結果を示すCRCフ
ラグCRCFが供給され、マルチプレクサ13は、モノ
マルチ16の出力信号LDKにより制御される。モノマ
ルチ16の出力信号LDKがローレベルの時に、レジス
タ10のシリアル出力がマイクロコンピュータ14に供
給され、モノマルチ16の出力信号LDKがハイレベル
の時に、CRCフラグCRCFがマイクロコンピュータ
14に供給される。CRCフラグCRCFが“1mの時
には、マイクロコンピュータ14からシフトクロック5
QCKを出力することが可能とされる。
マイクロコンピュータ14と関連して、表示部15が設
けられている。表示部15は、例えばLチャンネル及び
Rチャンネルの夫々のレベルに比例した長さで発光する
発光ダイオードのアレーにより構成されている。
けられている。表示部15は、例えばLチャンネル及び
Rチャンネルの夫々のレベルに比例した長さで発光する
発光ダイオードのアレーにより構成されている。
マイクロコンピュータ14がらシフトクロック5QCK
が発生する。このシフトクロック5QCKがレジスタ4
,7.10に供給されると共に、モノマルチ16に供給
される。96個のクロックからなるシフトクロック5Q
CKは、レジスタ4゜7.10の計96ビツトの内容を
読み出す時に、マイクロコンピュータ14が出力する。
が発生する。このシフトクロック5QCKがレジスタ4
,7.10に供給されると共に、モノマルチ16に供給
される。96個のクロックからなるシフトクロック5Q
CKは、レジスタ4゜7.10の計96ビツトの内容を
読み出す時に、マイクロコンピュータ14が出力する。
モノマルチ16の出力信号LDKは、シフトクロック5
QCKの出力が開始されると、ローレベルとなり、シフ
トクロック5QCKの出力が終了してから所定時間後に
ハイレベルとなる。
QCKの出力が開始されると、ローレベルとなり、シフ
トクロック5QCKの出力が終了してから所定時間後に
ハイレベルとなる。
レジスタ10に対して、ANDゲート17及び18から
ロードパルスLDPとLDAとが夫々供給される。ロー
ドパルスLDPによりプログラム時間コードPT及び付
加コードCTがロードされ、ロードパルスLDAにより
絶対時間コードATがロードされる。ANDゲー)17
には、モノマルチ16の出力信号LDKとCRCの判別
結果を示す信号CRCOKが供給される。ANDゲート
18には、モノマルチ16の出力信号LDKとCRCの
判別結果を示す信号CRCOKとフリップフロップ19
の出力信号PKLDとが供給される。
ロードパルスLDPとLDAとが夫々供給される。ロー
ドパルスLDPによりプログラム時間コードPT及び付
加コードCTがロードされ、ロードパルスLDAにより
絶対時間コードATがロードされる。ANDゲー)17
には、モノマルチ16の出力信号LDKとCRCの判別
結果を示す信号CRCOKが供給される。ANDゲート
18には、モノマルチ16の出力信号LDKとCRCの
判別結果を示す信号CRCOKとフリップフロップ19
の出力信号PKLDとが供給される。
これらのANDゲート17及び18の出力信号LDP、
LDAがハイレベルとなる時に、付加コードCT、プロ
グラム時間コードPT、絶対時間コードATがレジスタ
10にロードされる。
LDAがハイレベルとなる時に、付加コードCT、プロ
グラム時間コードPT、絶対時間コードATがレジスタ
10にロードされる。
フリップフロップ19は、CRCOKの立ち下がりによ
りリセットされ、ロード制御回路6の出力信号PREN
によりセットされ、出力信号PKLDを発生する。更に
、モノマルチ16の出力信号LDKによりトグル動作を
行い、出力信号HLSLを発生するTフリップフロップ
2oが設けられている。
りリセットされ、ロード制御回路6の出力信号PREN
によりセットされ、出力信号PKLDを発生する。更に
、モノマルチ16の出力信号LDKによりトグル動作を
行い、出力信号HLSLを発生するTフリップフロップ
2oが設けられている。
b、ピークホールド動作
上述の実施例において、ピークホールド機能(PCTI
:“1” 、 PCT2 :”O”)の時の動作につ
いて第2図を参照して説明する。
:“1” 、 PCT2 :”O”)の時の動作につ
いて第2図を参照して説明する。
第2図Aは、再生データと同期したフレーム周期のクロ
ックWFCKを示す。マイクロコンピュータ14は、第
2図Bに示すシフトクロック5QCKを96クロツク出
力する。モノマルチ16の出力信号LDKが第2図Cに
示すように、ローレベルとなり、マルチプレクサ13が
レジスタ1゜の出力を選択する。また、ANDゲート1
7.18からのロードパルスLDP、LDAの発生が禁
止される。同様に、ロード制御回路6により、レジスタ
4に対するロードパルスの発生が禁止される。更に、A
NDゲート9を介してレジスタ4゜10.7がリング状
に結合される。
ックWFCKを示す。マイクロコンピュータ14は、第
2図Bに示すシフトクロック5QCKを96クロツク出
力する。モノマルチ16の出力信号LDKが第2図Cに
示すように、ローレベルとなり、マルチプレクサ13が
レジスタ1゜の出力を選択する。また、ANDゲート1
7.18からのロードパルスLDP、LDAの発生が禁
止される。同様に、ロード制御回路6により、レジスタ
4に対するロードパルスの発生が禁止される。更に、A
NDゲート9を介してレジスタ4゜10.7がリング状
に結合される。
シフトクロック5QCKにより、第2図りに示すように
、レジスタ4,7.10117)(15+1+80=9
6ビツト)の内容5QSOをマイクロコンピュータ14
が読み出す、また、これらのレジスタ4,7.10の内
容が巡回して再び各レジスタにセットされる。
、レジスタ4,7.10117)(15+1+80=9
6ビツト)の内容5QSOをマイクロコンピュータ14
が読み出す、また、これらのレジスタ4,7.10の内
容が巡回して再び各レジスタにセットされる。
シフトクロック5QCKの発生が終了して所定時間後に
、モノマルチ16の出力信号LDKがハイレベルとなり
、レジスタ4,7.10に対するロードパルスの発生が
可能となる。
、モノマルチ16の出力信号LDKがハイレベルとなり
、レジスタ4,7.10に対するロードパルスの発生が
可能となる。
ピークホールドの時には、ANDゲート8からレジスタ
7に入力されるデータは、常に“0”である。レベル比
較回路5及びロード制御回路6により、Lチャンネル及
びRチャンネルと無関係に、レジスタ4に貯えられてい
るデータBより大きい入力データAが供給される時に、
ロードパルスPRENが発生し、より大きい入力データ
Aがピークレジスタ4にロードされる。ピークレジスタ
4は、ANDゲート9の出力を常に“O′として、16
個以上のシフトクロック5QCKを供給するか又は(P
CTl:“0” 、PCT2 :“0”)の時にリセッ
トされる。
7に入力されるデータは、常に“0”である。レベル比
較回路5及びロード制御回路6により、Lチャンネル及
びRチャンネルと無関係に、レジスタ4に貯えられてい
るデータBより大きい入力データAが供給される時に、
ロードパルスPRENが発生し、より大きい入力データ
Aがピークレジスタ4にロードされる。ピークレジスタ
4は、ANDゲート9の出力を常に“O′として、16
個以上のシフトクロック5QCKを供給するか又は(P
CTl:“0” 、PCT2 :“0”)の時にリセッ
トされる。
ピークレジスタ4に対して、第2図Hに示すロードパル
スPRENが発生すると、レジスタ7に“0′がロード
されると共に、フリップフロップ19がセットされ、第
2図Gに示すように、フリップフロップ19の出力信号
PKLDがハイレベルとなる。従って、ANDゲート1
8を介してロードパルスLDAが発生することが可能と
なる。
スPRENが発生すると、レジスタ7に“0′がロード
されると共に、フリップフロップ19がセットされ、第
2図Gに示すように、フリップフロップ19の出力信号
PKLDがハイレベルとなる。従って、ANDゲート1
8を介してロードパルスLDAが発生することが可能と
なる。
ロードパルスPRENが発生してから最初の第2図已に
示す信号CRCOKにより、ANDゲート17及び18
からロードパルスLDP (第2図F)及びLDA(第
2図1)が発生する。これらのロードパルスLDP、L
DAにより、レジスタ10には、サブコードレジスタ1
1からの付加コードCT、プログラム時間コードPT、
絶対時間コードATがロードされる。つまり、プログラ
ム時間コードPTは、CRCOK毎に更新され、絶対時
間コードATは、ピークレジスタ4の更新後の最初のC
RCOKにより更新される。
示す信号CRCOKにより、ANDゲート17及び18
からロードパルスLDP (第2図F)及びLDA(第
2図1)が発生する。これらのロードパルスLDP、L
DAにより、レジスタ10には、サブコードレジスタ1
1からの付加コードCT、プログラム時間コードPT、
絶対時間コードATがロードされる。つまり、プログラ
ム時間コードPTは、CRCOK毎に更新され、絶対時
間コードATは、ピークレジスタ4の更新後の最初のC
RCOKにより更新される。
マルチプレクサ13は、モノマルチ16の出力信号LD
K (第2図C)がハイレベルとなると、CRCフラグ
を選択し、CRCフラグCRCFがハイレベルとなると
、マイクロコンピュータ14がシフトクロック5QCK
の発生が可能になったと判断する。
K (第2図C)がハイレベルとなると、CRCフラグ
を選択し、CRCフラグCRCFがハイレベルとなると
、マイクロコンピュータ14がシフトクロック5QCK
の発生が可能になったと判断する。
上述のように、ピークホールドの時には、Lチャンネル
及びRチャンネルと無関係に、再生されたオーディオデ
ータの中の最大値とその時の絶対時間コード及びプログ
ラム時間コードとをマイクロコンピュータ14が読み出
すことができる。マイクロコンビエータ14は、CRC
フラグCRCFがハイレベルとなった後の所定のタイミ
ングでシフトクロック5QCKを発生する。シフトクロ
ック5QCKをディスクの全ての再生データの供給あと
に1回発生すれば、ディスクの1枚の中の最大振幅を知
ることができる。
及びRチャンネルと無関係に、再生されたオーディオデ
ータの中の最大値とその時の絶対時間コード及びプログ
ラム時間コードとをマイクロコンピュータ14が読み出
すことができる。マイクロコンビエータ14は、CRC
フラグCRCFがハイレベルとなった後の所定のタイミ
ングでシフトクロック5QCKを発生する。シフトクロ
ック5QCKをディスクの全ての再生データの供給あと
に1回発生すれば、ディスクの1枚の中の最大振幅を知
ることができる。
ピークホールド機能は、ディスクの再生信号をダビング
する時に、ディスクからの再生信号の最大振幅を知り、
適正な録音レベルを設定するのに使用される。ダビング
時には、最初に、通常の2倍の回転速度でディスクを回
転させ、上述のようにしてディスク中の最大振幅及び最
大振幅の発生する位置(時間コードで示される)をマイ
クロコンピュータ14に取り込む。次に、検出されたピ
ーク値が発生する時間の付近を繰り返し再生する。
する時に、ディスクからの再生信号の最大振幅を知り、
適正な録音レベルを設定するのに使用される。ダビング
時には、最初に、通常の2倍の回転速度でディスクを回
転させ、上述のようにしてディスク中の最大振幅及び最
大振幅の発生する位置(時間コードで示される)をマイ
クロコンピュータ14に取り込む。次に、検出されたピ
ーク値が発生する時間の付近を繰り返し再生する。
或いは、検出されたピークレベルと同一レベルの信号を
別に発生する。このピークレベルに応じて例えばテープ
レコーダの録音レベルの調整を行う。
別に発生する。このピークレベルに応じて例えばテープ
レコーダの録音レベルの調整を行う。
録音レベルの調整は、マニュアルでボリュームを回転さ
せることにより、或いは電子的なレベル調整器をマイク
ロコンピュータ14で制御することによりなされる。録
音レベルの設定がなされた後に、ダビングがなされる。
せることにより、或いは電子的なレベル調整器をマイク
ロコンピュータ14で制御することによりなされる。録
音レベルの設定がなされた後に、ダビングがなされる。
上述のように、ディスクを倍速再生するのに対応してテ
ープデツキも倍速録音を行う。
ープデツキも倍速録音を行う。
C,レベルメータ動作
次に、レベルメータとして動作する場合について説明す
る。この場合には、モード制御信号が(PCTI:“0
”、PCT2:“1”)とされる。
る。この場合には、モード制御信号が(PCTI:“0
”、PCT2:“1”)とされる。
従って、ANDゲート8を介してTフリップフロップ2
0の出力信号HLSLがレジスタ7に入力され、また、
ANDゲート9の出力信号が常に“On となり、レジ
スタ10とレジスタ7との結合が断たれる。
0の出力信号HLSLがレジスタ7に入力され、また、
ANDゲート9の出力信号が常に“On となり、レジ
スタ10とレジスタ7との結合が断たれる。
信号HLSLは、モノマルチ16の出力信号LDKによ
り、その出力信号が反転する。即ち、マイクロコンピュ
ータ14により、レジスタ4.7゜10の内容が読まれ
ると、信号HLSLが反転する。信号HLSLが1′の
時では、Lチャンネルに関するピーク検出がなされ、信
号HLSLが“0″の時では、Rチャンネルに関するピ
ーク検出がなされる。これと共に、ANDゲート7を介
して16番目のビットとして、信号HLSLがレジスタ
7にロードされ、マイクロコンピュータ14において、
読まれたデータがLチャンネル及びRチャンネルの何れ
のものかが判別される。
り、その出力信号が反転する。即ち、マイクロコンピュ
ータ14により、レジスタ4.7゜10の内容が読まれ
ると、信号HLSLが反転する。信号HLSLが1′の
時では、Lチャンネルに関するピーク検出がなされ、信
号HLSLが“0″の時では、Rチャンネルに関するピ
ーク検出がなされる。これと共に、ANDゲート7を介
して16番目のビットとして、信号HLSLがレジスタ
7にロードされ、マイクロコンピュータ14において、
読まれたデータがLチャンネル及びRチャンネルの何れ
のものかが判別される。
信号HLSL及びLRCKがロード制御回路6に供給さ
れており、ロード制御回路6では、(HLSL:”1’
)の時にLチャンネルに関してのピーク検出結果に応じ
てロードパルスPRENを発生し、(HLSL:“0′
)の時にRチャンネルに関してのピーク検出結果に応じ
てロードパルスPRENを発生する。
れており、ロード制御回路6では、(HLSL:”1’
)の時にLチャンネルに関してのピーク検出結果に応じ
てロードパルスPRENを発生し、(HLSL:“0′
)の時にRチャンネルに関してのピーク検出結果に応じ
てロードパルスPRENを発生する。
付加コードCT、プログラム時間コードPT及び絶対時
間コードATとがロードパルスLDP。
間コードATとがロードパルスLDP。
LDAにより夫々レジスタlOに取り込まれる。
マイクロコンピュータ14からは、所定の時間毎にシフ
トクロック5QCKが発生し、レジスタ10にロードさ
れた時間コード及び付加コードとピークレジスタ4にロ
ードされたし又はRチャンネルのピーク値とレジスタ7
にロードされた識別ビットとがマイクロコンピュータ1
4により読まれる。この読み出しがなされると、ピーク
レジスタ4及びレジスタ7の内容が“0“にリセットさ
れ、また、検出の対象のチャンネルの切り替えがなされ
る。
トクロック5QCKが発生し、レジスタ10にロードさ
れた時間コード及び付加コードとピークレジスタ4にロ
ードされたし又はRチャンネルのピーク値とレジスタ7
にロードされた識別ビットとがマイクロコンピュータ1
4により読まれる。この読み出しがなされると、ピーク
レジスタ4及びレジスタ7の内容が“0“にリセットさ
れ、また、検出の対象のチャンネルの切り替えがなされ
る。
マイクロコンピュータ14に時分割で取り込まれたLチ
ャンネル又はRチャンネルのピークデータが表示部15
において表示される。
ャンネル又はRチャンネルのピークデータが表示部15
において表示される。
d、変形例
上述の実施例では、ピークレベルを保持するレジスタと
時間コードを保持するレジスタとがピークホールド動作
において、巡回するように結合されているが、両者が別
個の巡回ループを持つようにしても良い。
時間コードを保持するレジスタとがピークホールド動作
において、巡回するように結合されているが、両者が別
個の巡回ループを持つようにしても良い。
また、この発明は、コンパクトディスク以外の再生信号
に対しても適用することができる。
に対しても適用することができる。
この発明に依れば、再生信号のピークレベルとこのピー
クレベルが発生する位置とを検出することができ、再生
信号をダビングする時に、録音レベルを容易に適性なも
のに設定することができる。
クレベルが発生する位置とを検出することができ、再生
信号をダビングする時に、録音レベルを容易に適性なも
のに設定することができる。
また、この発明に依れば、再生されたディジタルデータ
のレベルを検出でき、高精度のレベルメータを実現する
ことができる。
のレベルを検出でき、高精度のレベルメータを実現する
ことができる。
第1図はこの発明の一実施例のブロック図、第2図はこ
の発明の一実施例の動作説明に用いるタイミングチャー
トである。 図面における主要な符号の説明 4:ピークレジスタ、5ニレベルJ[回路、6:ロード
制御回路、7,10:レジスタ、14:マイクロコンピ
ュータ。 代理人 弁理士 杉 浦 正 知
の発明の一実施例の動作説明に用いるタイミングチャー
トである。 図面における主要な符号の説明 4:ピークレジスタ、5ニレベルJ[回路、6:ロード
制御回路、7,10:レジスタ、14:マイクロコンピ
ュータ。 代理人 弁理士 杉 浦 正 知
Claims (2)
- (1)ディジタル情報信号と上記ディジタル情報信号の
記録位置を示すアドレス信号とが供給されるディジタル
再生信号のピークレベル検出装置において、 上記ディジタル情報信号が供給され、シフトクロックに
よりその内容が制御部に転送されると共に、巡回ループ
を有する第1の記憶手段と、上記アドレス信号が供給さ
れ、シフトクロックによりその内容が制御部に転送され
ると共に、巡回ループを有する第2の記憶手段と、 上記第1の記憶手段に保持されている上記ディジタル情
報信号のサンプルデータと入力されるサンプルデータと
を比較するレベル比較回路と、上記レベル比較回路の出
力信号が供給され、上記保持されているサンプルデータ
より上記入力されるサンプルデータが大きい時に、上記
入力されるサンプルデータ及び上記アドレス信号を上記
第1の記憶手段及び上記第2の記憶手段に夫々格納する
ためのロードパルスを発生する回路と を備えたことを特徴とするディジタル再生信号のピーク
レベル検出装置。 - (2)ディジタル情報信号と上記ディジタル情報信号の
記録位置を示すアドレス信号とが供給されるディジタル
再生信号のピークレベル検出装置において、 上記ディジタル情報信号が供給され、所定時間毎に発生
するシフトクロックによりその内容が制御部に転送され
る第1の記憶手段と、 上記アドレス信号が供給され、所定時間毎に発生するシ
フトクロックによりその内容が制御部に転送される第2
の記憶手段と、 上記第1の記憶手段に保持されている上記ディジタル情
報信号のサンプルデータと入力されるサンプルデータと
を比較するレベル比較回路と、上記レベル比較回路の出
力信号が供給され、上記保持されているサンプルデータ
より上記入力されるサンプルデータが大きい時に、上記
入力されるサンプルデータ及び上記アドレス信号を上記
第1の記憶手段及び上記第2の記憶手段に夫々格納する
ためのロードパルスを発生する回路と を備えたことを特徴とするディジタル再生信号のピーク
レベル検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9655088A JP2969623B2 (ja) | 1988-04-19 | 1988-04-19 | ディジタル再生信号のピークレベル検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9655088A JP2969623B2 (ja) | 1988-04-19 | 1988-04-19 | ディジタル再生信号のピークレベル検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01267466A true JPH01267466A (ja) | 1989-10-25 |
JP2969623B2 JP2969623B2 (ja) | 1999-11-02 |
Family
ID=14168193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9655088A Expired - Lifetime JP2969623B2 (ja) | 1988-04-19 | 1988-04-19 | ディジタル再生信号のピークレベル検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2969623B2 (ja) |
-
1988
- 1988-04-19 JP JP9655088A patent/JP2969623B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2969623B2 (ja) | 1999-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2566372B2 (ja) | 光学式記録ディスクの再生装置 | |
HU193077B (en) | Record player apparatus | |
KR870005374A (ko) | 음성신호의 pcm 기록 재생방법과 그 장치 | |
EP0332776B1 (en) | Data reproducing device | |
JPS62107473A (ja) | Pcmテ−プレコ−ダの録音時サブコ−ド情報取入方法 | |
JP2857246B2 (ja) | ディジタルオーディオ信号記録装置 | |
US5170298A (en) | Record and reproduce signal processing circuit that is programmable according to the head drum configuration of the digital audio tape recorder in which it is used | |
JPH01267466A (ja) | ディジタル再生信号のピークレベル検出装置 | |
JPS601654A (ja) | 記録装置 | |
JPH0311010B2 (ja) | ||
JPS6028072A (ja) | デジタルオ−デイオデイスク再生装置 | |
KR100794550B1 (ko) | 디스크 레코더에서의 동기 기록장치 및 방법 | |
JPS6390091A (ja) | 磁気記録再生装置等の時間表示回路 | |
JPS5856256A (ja) | 再生速度制御装置 | |
JP2716089B2 (ja) | サブコード同期信号生成回路 | |
JPH04186563A (ja) | ディジタルデータ再生装置 | |
JP2770506B2 (ja) | 磁気記録再生装置 | |
JPS6386156A (ja) | デジタル再生装置 | |
JPS6376158A (ja) | デイスク再生装置 | |
JPH03224175A (ja) | Dat装置 | |
JPH026147B2 (ja) | ||
JPH02105367A (ja) | デジタル音声信号再生装置 | |
KR19980041348A (ko) | 브이씨알의 옵션 설정 장치 | |
JPH01315068A (ja) | ブロックアドレス復号回路 | |
JPH0528641A (ja) | 可変速デイスク再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |