JP2716089B2 - サブコード同期信号生成回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば光学式CD（コンパクト ディス
ク）等において、主データとともに記録されたサブコー
ドデータから、サブコード同期信号を生成するサブコー
ド同期信号生成回路の改良に関する。 （従来の技術） 周知のように、音響機器の分野では、可及的に高密度
かつ高忠実度記録再生化を図るために、オーディオ信号
をPCM（パルス コード モジュレーション）技術によ
りデジタル化データに変換して、例えばディスクや磁器
テープ等の記録媒体に記録し、これを再生するようにし
たデジタル記録再生システムが普及している。このう
ち、記録媒体としてディスクを使用するものでは、直径
12cmのディスクにデジタル化データに対応したピット列
を形成し、これを光学式に読み取るようにしてなるコン
パクトディスクが、現在では主流となっている。 一方、上記のようなコンパクトディスクを再生するデ
ィスク再生装置は、半導体レーザ及び光電変換素子等を
内蔵した光学式ピックアップを、ディスクの内周側から
外周側に向けてリニアトラッキング式に移動させるとと
もに、コンパクトディスクを線速度一定（CLV）方式で
回転させることによって、コンパクトディスクの記録さ
れたデータの読み取りを行なうようにしているものであ
る。 ここで、上記コンパクトディスクには、デジタルオー
ディオデータとともに、操作性を向上させ多機能化を実
現するためのサブコードデータが記録されている。この
サブコードデータは、１フレーム（588ビット）中にP,
Q,R,S,T,U,V,Wと称される８ビットがあり、それぞれ98
フレームで１ブロックが構成されている。そして、各ブ
ロックの第１及び第２フレームは、後述するサブコード
同期信号SYNCを生成するための同期信号S0,S1となされ
ており、第３〜第98フレームの96フレーム文が実質的な
サブコードデータ成分となっている。 ここにおいて、上記サブコードデータＰは、曲間及び
曲中の判別用に設けられたもので、例えば“1"で曲間を
表わし、“0"で曲中を表わしている。また、上記サブコ
ードデータＱは、アドレスデータと呼ばれ、ディスクの
プログラムエリア（半径25〜58mm）においては、ディス
クに記録されている各曲の曲番号（TNO），節番号（イ
ンデックス）及び経過時間等を示しており、ディスクの
リードインエリア（半径23〜25mm）においては、上記各
曲の開始アドレスを示すTOC（テーブル オブ コンテ
ンツ）データとなっている。 そして、他の６ビットのサブコードデータＲ〜Ｗは、
現在では、例えばカラーCRTディスプレイの画面上に、
カラーグラフィックス画像を表示するためのカラーグラ
フィックス画像データを構成するために利用されてい
る。このカラーグラフィックス画像の表示は、一般に、
コンパクトディスクの再生装置にサブコードデコータを
接続し、該再生装置で再生されたサブコードデータＲ〜
Ｗを、サブコードデコーダによって復調し、該サブコー
ドデコーダからカラーグラフィックス表示用信号をカラ
ーCRTディスプレイに供給することによって行なわれ
る。 第３図は、このようなコンパクトディスクのサブコー
ドデータＰ〜Ｗに基づいて、カラーグラフィックス表示
用信号多を生成する手段を示すものである。すなわち、
コンパクトディスク再生装置11と、サブコードデコーダ
12とが４つのラインで接続されている。 そして、コンパクトディスク再生装置11からは、上記
同期信号S0,S1の論理和をとって生成されたサブコード
同期信号SYNCと、上記１フレームを周期として発生され
るフレームクロックFCKと、サブコードデータＰ〜Ｗと
が、サブコードデコーダ12に出力される。また、サブコ
ードデコーダ12からは、上記サブコードデータＰ〜Ｗを
出力するためのタイミングを制御する制御パルスEXCK
が、コンパクトディスク再生装置11に出力される。 ここで、第４図は、上記サブコード同期信号SYNCとフ
レームクロックFCKとのタイミング関係を示すものであ
る。すなわち、フレームクロックFCKは、その１周期が
１フレームに対応しており、98周期で１ブロックとなさ
れている。また、サブコード同期信号SYNCは、前述した
ように、ブロックの第１及び第２フレームの同期信号S
0,S1の論理和をとることによって発生されるもので、第
１及び第２フレーム期間のみＨレベルとなっているもの
である。 そして、サブコードデータＰ〜Ｗは、第５図に示すよ
うに、サブコード同期信号SYNCがＬレベルに反転された
後、サブコードデコーダ12から発生される制御パルスEX
CKに同期して、フレームクロックFCKの周期期間内にＰ
〜Ｗの順序でシリアルに、コンパクトディスク再生装置
11からサブコードデコーダ12に出力されるものである。 このため、サブコードデコーダ12は、サブコード同期
信号SYNCに基づいてブロックを判別するとともに、制御
パルスEXCKの立上がりで、入力されたサブコードデータ
Ｐ〜Ｗを読み込み、ここにサブコードデータＰ〜Ｗによ
るカラーグラフィックス表示用信号の生成が行なわれる
ものである。 ここにおいて、上記サブコード同期信号SYNCは、第６
図に示すように、ブロックの第１及び第２フレームに発
生される同期信号S0,S1の論理和をとることによって生
成されるものであるが、例えば図中斜線で示すように同
期信号S0,S1が誤検出されると、その誤検出された信号
成分がそのままサブコード同期信号SYNC中に含まれてサ
ブコードデコーダ12に出力されるので、サブコードデコ
ーダ12が誤ったサブコード同期信号SYNCに基づいて動作
してしまい、結果的に安定な画像表示が行なえなくなる
という問題が生じる。 （発明が解決しようとする問題点） 以上のように、従来のサブコード同期信号の生成手段
では、誤検出された同期信号S0,S1がそのままサブコー
ド同期信号に含まれてしまい、正確なサブコード同期信
号が得られないという問題を有している。 そこで、この発明は上記事情を考慮してなされたもの
で、誤検出された同期信号に影響されない正確なサブコ
ード同期信号を生成し得る極めて良好なサブコード同期
信号生成回路を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係るサブコード同期信号生成回
路は、記録媒体に主情報データとともに記録された第１
及び第２の同期信号を含むサブコードデータを読み取
り、この読み取ったサブコードデータに含まれる第１及
び第２の同期信号に基づいて、サブコード同期信号を生
成するものを対象としている。 そして、記憶媒体から読み取ったサブコードデータに
基づいて生成されたサブコード同期信号によって、第１
の同期信号S0の発生予想時点で第１のウィンド信号W0を
発生するとともに、第２の同期信号S1の発生予想時点で
第２のウィンド信号W1を発生するウィンド発生手段と、
このウィンド発生手段から出力される第１のウィンド信
号W0と、第１の同期信号S0とが一致して発生されたこと
を検出する第１の検出手段と、ウィンド発生手段から出
力される第２のウィンド信号W1と、第２の同期信号S0と
が一致して発生されたことを検出する第２の検出手段
と、第１の検出手段または第２の検出手段の何れかにお
いて検出状態が発生されたことを検出する第３の検出手
段と、この第３の検出手段または同期信号検出手段の何
れかにおいて検出状態が発生されたことを検出し、この
検出結果に基づいてサブコード同期信号を発生する発生
手段とを備えるようにしたものである。 （作用） そして、上記のような構成によれば、第１及び第２の
同期信号と、その発生予想時点でそれぞれ発生される第
１及び第２のウインド信号との、いずれか一方の一致が
検出された状態でサブコード同期信号を発生するように
したので、誤検出された同期信号S0,S1がそのままサブ
コード同期信号に含まれることを防止することができ、
正確なサブコード同期信号を生成することができるもの
である。 （実施例） 以下、この発明の一実施例について図面を参照して詳
細に説明する。第１図において、13は同期信号S0の供給
される入力端子である。この入力端子13は、Ｄタイプフ
リップフロップ回路（以下Ｄ−FF回路という）14の入力
端Ｄに接続されるとともに、アンド回路15の一方の入力
端に接続されている。また、上記Ｄ−FF回路14の出力端
Ｑは、アンド回路16の一方の入力端に接続されている。 一方、図中17は同期信号S1の供給される入力端子であ
る。この入力端子17は、アンド回路16の他方の入力端に
接続されるとともに、アンド回路18の一方の入力端に接
続されている。そして、上記アンド回路16の出力端は、
オア回路19の一方の入力端に接続されている。また、上
記アンド回路15の出力端は、Ｄ−FF回路20の入力端Ｄに
接続されている。 このＤ−FF回路20の出力端Ｑは、オア回路21の一方の
入力端に接続されている。また、上記アンド回路18の出
力端は、上記オア回路21の他方の入力端に接続されてい
る。そして、上記オア回路21の出力端は、上記オア回路
19の他方の入力端に接続されている。 ここで、上記オア回路19の出力端は、出力端子22に接
続されるとともに、98進のカウンタ回路23のクリア入力
端CLに接続されている。そして、上記カウンタ回路23の
出力端は、ウインド発生回路24に接続されている。この
ウインド発生回路24は、カウンタ回路23からのカウント
値に基づいて、所定のウインドパルスW0,W1を発生する
ものである。そして、上記ウインドパルスW0,W1は、そ
れぞれ上記アンド回路15,18の他方の入力端に供給され
るようになされている。 また、図中25はフレームクロックFCKの供給される入
力端子である。この入力端子15は、出力端子26に接続さ
れるとともに、ノット回路27を介して、上記Ｄ−FF回路
14,20及びカウンタ回路23の各クロック入力端Ｃにそれ
ぞれ接続されている。 上記のような構成において、以下、第２図に示すタイ
ミング図を参照して、その動作を説明する。なお、第２
図（ａ）〜（ｋ）は、それぞれ第１図中（ａ）〜（ｋ）
点の信号を示しているものである。 すなわち、入力端子25に第２図（ａ）に示すようなフ
レームクロックFCKが供給され、入力端子13,17に第２図
（ｂ），（ｃ）に示すような同期信号S0,S1がそれぞれ
供給されているとして、正常な動作状態では、時刻T1で
同期信号S0がＨレベルとなると、次のフレームクロック
FCKの立下る時刻T2でＤ−FF回路14が同期信号S0をラッ
チし、その出力端ＱがＨレベルとなる。また、この時刻
T2では、第２図（ｃ）に示すように、同期信号S1がＨレ
ベルとなるので、結局アンド回路16の出力が、同図
（ｄ）に示すようにＨレベルとなる。 このため、出力端子22からは、第２図（ｋ）に示すよ
うに、Ｈレベルの信号が発生されることになる。そし
て、次のフレームクロックFCKの立下る時刻T3で、第２
図（ｃ）示すように同期信号S1がＬレベルに反転される
と、同図（ｄ）に示すようにアンド回路16の出力がＬレ
ベルとなり、出力端子22から出力される信号も同図
（ｋ）に示すようにＬレベルとなって、ここに出力端子
22からフレームクロックFCKの１周期期間Ｈレベルとな
るサブコード同期信号SYNCが発生されるものである。 ここで、上記アンド回路16の出力がＬレベルとなった
時点、つまりサブコード同期信号SYNCがＬレベルとなっ
た時刻T3で、カウンタ回路23がクリアされ、第２図
（ｅ）に示すように、そのカウント値が０となる。その
後、カウンタ回路23は、クロック入力端Ｃに供給される
フレームクロックFCKの立下りをカウントし、そのカウ
ント値が96になった時刻T4、つまり時刻T1の次に同期信
号S0がＨレベルとなる予想位置に対応する時刻でウイン
ド発生回路24から同図（ｆ）に示すようなウインドパル
スW0が発生される。 また、カウンタ回路23のカウント値が97になった時刻
T5、つまり時刻T2の次に同期信号S1がＨレベルとなる予
想位置に対応する時刻で、ウインド発生回路24から同図
（ｇ）に示すようなウインドパルスW1が発生される。こ
のため、時刻T4においては、同期信号S0とウインドパル
スW0とが共にＨレベルであるため、アンド回路15の出力
は、第２図（ｈ）に示すようにＨレベルとなる。そし
て、アンド回路15のＨレベルの出力は、Ｄ−FF回路20に
よってフレームクロックFCKの１周期分遅延されるた
め、結局時刻T5のタイミングでオア回路21に供給される
ようになる。 また、この時刻T5においては、同期信号S1とウインド
パルスW1とが共にＨレベルであるため、アンド回路18の
出力は、第２図（ｉ）に示すようにＨレベルとなってい
る。このため、オア回路21からは、第２図（ｊ）に示す
ようなＨレベルの信号が発生され、出力端子22からは、
第２図（ｋ）に示すように、Ｈレベルの信号が発生され
ることになる。 そして、時刻T5の次のフレームクロックFCKの立下る
時刻T6で、第２図（ｃ）示すように同期信号S1がＬレベ
ルに反転されると、同図（ｄ）に示すようにアンド回路
16の出力がＬレベルとなり、出力端子22から出力される
信号も同図（ｋ）に示すようにＬレベルとなって、ここ
に出力端子22からフレームクロックFCKの１周期期間Ｈ
レベルとなるサブコード同期信号SYNCが再び発生される
ものである。 また、この時刻T6でカウンタ回路23がクリアされ、以
下、上述した動作が繰り返され、ここに１ブロック（98
フレーム）毎にフレームクロックFCKの１周期期間Ｈレ
ベルとなるサブコード同期信号SYNCが発生されるもので
ある。 以上のような動作中において、第２図（ｂ），（ｃ）
に斜線で示すように、誤った位置に同期信号S0,S1が発
生されたとする。すると、この場合には、同期信号S0,S
1が連続して発生されないので、アンド回路16の出力は
Ｌレベルのままとなっている。また、ウインドパルスW
0,W1が発生されていないため、アンド回路15,18の出力
も共にＬレベルとなっている。このため、サブコード同
期信号SYNCは、発生されないようになる。 また、第２図（ｂ），（ｃ）に点線で示すように、正
規の位置で同期信号S1またはS0が検出されず、一方の同
期信号S0またはS1のみしか得られない場合には、やはり
アンド回路16の出力はＬレベルのままとなっている。と
ころが、ウインドパルスW0,W1は発生されているため、
アンド回路15,18のいずれかの出力がＨレベルとなるの
で、サブコード同期信号SYNCを得ることができるもので
ある。 したがって、上記実施例のような構成によれば、フレ
ームクロックFCKをカウントして、同期信号S0,S1の予想
発生位置でウインドパルスW0,W1をそれぞれ発生させ、
同期信号S0とウインドパルスW0とが一致した状態または
同期信号S1とウインドパルスW1とが一致した状態で、サ
ブコード同期信号SYNCを発生させるようにしたので、誤
った位置に発生された同期信号S0,S1に影響されず、か
ついずれか一方の同期信号S0,S1が検出されなくても、
正確なサブコード同期信号SYNCを生成することができる
ものである。 なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。 ［発明の効果］ したがって、以上詳述したようにこの発明によれば、
誤検出された同期信号に影響されない正確なサブコード
同期信号を生成し得る極めて良好なサブコード同期信号
生成回路を提供することができる。

【図面の簡単な説明】 第１図はこの発明に係るサブコード同期信号生成回路の
一実施例を示すブロック構成図、第２図は同実施例の動
作を説明するためのタイミング図、第３図はコンパクト
ディスク再生装置とサブコードデコーダとの接続関係を
示すブロック構成図、第４図及び第５図はそれぞれコン
パクトディスク再生装置とサブコードデコーダとの間に
おける信号伝達関係を説明するためのタイミング図、第
６図は従来の問題点を説明するためのタイミング図であ
る。 11……コンパクトディスク再生装置、12……サブコード
デコーダ、13……入力端子、14……Ｄ−FF回路、15,16
……アンド回路、17……入力端子、18……アンド回路、
19……オア回路、20……Ｄ−FF回路、21……オア回路、
22……出力端子、23……カウンタ回路、24……ウインド
発生回路、25……入力端子、26……出力端子、27……ノ
ット回路。

Claims (1)

1. (57)【特許請求の範囲】 １．記録媒体に主情報データとともに記録された第１及
   び第２の同期信号を含むサブコードデータを読み取り、
   この読み取った前記サブコードデータに含まれる前記第
   １及び第２の同期信号に基づいて、サブコード同期信号
   を生成するサブコード同期信号生成回路において、 前記第１及び第２の同期信号が、共に発生されたことを
   検出する同期信号検出手段と、 前記記録媒体から読み取った前記サブコードデータに基
   づいて生成された前記サブコード同期信号によって、前
   記第１の同期信号の発生予想時点で前記第１のウィンド
   信号を発生するとともに、前記第２の同期信号の発生予
   想時点で第２のウィンド信号を発生するウィンド発生手
   段と、 このウィンド発生手段から出力される第１のウィンド信
   号と、前記第１の同期信号とが一致して発生されたこと
   を検出する第１の検出手段と、 前記ウィンド発生手段から出力される第２のウィンド信
   号と、前記第２の同期信号とが一致して発生されたこと
   を検出する第２の検出手段と、 前記第１の検出手段または前記第２の検出手段の何れか
   において検出状態が発生されたことを検出する第３の検
   出手段と、 この第３の検出手段または前記同期信号検出手段の何れ
   かにおいて検出状態が発生されたことを検出し、この検
   出結果に基づいて前記サブコード同期信号を発生する発
   生手段とを具備してなることを特徴とするサブコード同
   期信号生成回路。