JPH01264016A - アナログ−デジタル変換装置 - Google Patents
アナログ−デジタル変換装置Info
- Publication number
- JPH01264016A JPH01264016A JP9034788A JP9034788A JPH01264016A JP H01264016 A JPH01264016 A JP H01264016A JP 9034788 A JP9034788 A JP 9034788A JP 9034788 A JP9034788 A JP 9034788A JP H01264016 A JPH01264016 A JP H01264016A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- converter
- conversion
- converted
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 25
- 238000005070 sampling Methods 0.000 claims abstract description 25
- 230000006835 compression Effects 0.000 abstract description 9
- 238000007906 compression Methods 0.000 abstract description 9
- 101150042711 adc2 gene Proteins 0.000 abstract description 3
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 abstract 1
- 101150102866 adc1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- IFLVGRRVGPXYON-UHFFFAOYSA-N adci Chemical compound C12=CC=CC=C2C2(C(=O)N)C3=CC=CC=C3CC1N2 IFLVGRRVGPXYON-UHFFFAOYSA-N 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はアナログ信号をデジタル信号に変換するアナロ
グ−デジタル変換装置に関する。
グ−デジタル変換装置に関する。
（従来技術）
従来のアナログ−デジタル（以下、Ａ／Ｄと記す）変換
器ｆＩＬは、第３図に示す如く被変換アナログ信号をロ
ーパスフィルタ６に供給して不要高周波成分を除去し、
サングルホールド回路７でサンプリングのうえ、Ａ／Ｄ
変換器８に供給してデジタル信号に変換する。
器ｆＩＬは、第３図に示す如く被変換アナログ信号をロ
ーパスフィルタ６に供給して不要高周波成分を除去し、
サングルホールド回路７でサンプリングのうえ、Ａ／Ｄ
変換器８に供給してデジタル信号に変換する。
この場合にサンプルホールド回路７に供給するサンプリ
ングパルスは％九とえば第４図（ｂ）に示す如く周期Ｔ
、のノ９ルスであり、１１Ｉ！４図（ａ）に示す如く被
変換アナログ信号をすｙグリングノぐルスが高電位の時
間サンプリングし、低電位の期間その信号をホールドす
る。
ングパルスは％九とえば第４図（ｂ）に示す如く周期Ｔ
、のノ９ルスであり、１１Ｉ！４図（ａ）に示す如く被
変換アナログ信号をすｙグリングノぐルスが高電位の時
間サンプリングし、低電位の期間その信号をホールドす
る。
（発明が解決しようとする課題）
上記した如〈従来のＡ／Ｄ変換装置では１台のＡ／Ｄ変
換器のみでＡ／Ｄ変換しているので、サンプリング可能
なサンプリングレー）ｒｉＡ／Ｄ変ｙ４器変身４器自身
依存し、高速で人／Ｄ変換するときには高速での変換が
可能なＡ／Ｄ変換器ｖｉ−便用しなければならないとい
う問題点があるほか、かかるＡ／Ｄ変換器は高価である
という問題点があつ几。まｔ、さらに場合によっては変
換ができないという問題点があつ友。
換器のみでＡ／Ｄ変換しているので、サンプリング可能
なサンプリングレー）ｒｉＡ／Ｄ変ｙ４器変身４器自身
依存し、高速で人／Ｄ変換するときには高速での変換が
可能なＡ／Ｄ変換器ｖｉ−便用しなければならないとい
う問題点があるほか、かかるＡ／Ｄ変換器は高価である
という問題点があつ几。まｔ、さらに場合によっては変
換ができないという問題点があつ友。
具体的に、画像処理等の高品質化の要求に答える高速で
、かつ高分屏能のＡ／Ｄ変換器が存在しないという問題
点があった。
、かつ高分屏能のＡ／Ｄ変換器が存在しないという問題
点があった。
本発明は上記の問題点を解決して、Ａ／Ｄ変換器が動作
する最高サンプリングレートよりも高いサンプリングレ
ートでＡ／Ｄ変換ができて、理論上無制限に高速Ａ／Ｄ
変換が可能なＡ／Ｄ変換装置を提供することを目的とす
る。
する最高サンプリングレートよりも高いサンプリングレ
ートでＡ／Ｄ変換ができて、理論上無制限に高速Ａ／Ｄ
変換が可能なＡ／Ｄ変換装置を提供することを目的とす
る。
（課題を解決する几めの手段）
この発明のＡ／Ｄ変換装置は、（Ａ／Ｄ変換器のサンプ
リングレート／Ｎ〕づつ位相をすらせ几タイミングで、
共通の被変換アナログ信号ｉＮ個のＡ／Ｄ変換器でデジ
タル信号に変換し、Ａ／Ｄ変換され７ｔＮ個のデジタル
信号をそれぞれ１／Ｎに時間軸圧縮のうえ多重化して出
力する。
リングレート／Ｎ〕づつ位相をすらせ几タイミングで、
共通の被変換アナログ信号ｉＮ個のＡ／Ｄ変換器でデジ
タル信号に変換し、Ａ／Ｄ変換され７ｔＮ個のデジタル
信号をそれぞれ１／Ｎに時間軸圧縮のうえ多重化して出
力する。
（作用）
被変換アナログ信号は（Ａ／Ｄ変換器のサンプリングレ
ート／Ｎ〕づつ位相をずらせたタイミングで、Ｎ個のＡ
／Ｄ変換器によりデジタル信号に変換され、Ａ／Ｄ変換
されたデジタル信号は１／Ｎに時間軸圧縮のうえ多重化
されて出力される。したがって、１台のＡ／Ｄ変換器に
おけるサンプリングレートの実質上Ｎ倍のサンプリング
レートでＡ／Ｄ変換されたのと同等となり、高速でＡ／
Ｄ変換されるのと同じである。
ート／Ｎ〕づつ位相をずらせたタイミングで、Ｎ個のＡ
／Ｄ変換器によりデジタル信号に変換され、Ａ／Ｄ変換
されたデジタル信号は１／Ｎに時間軸圧縮のうえ多重化
されて出力される。したがって、１台のＡ／Ｄ変換器に
おけるサンプリングレートの実質上Ｎ倍のサンプリング
レートでＡ／Ｄ変換されたのと同等となり、高速でＡ／
Ｄ変換されるのと同じである。
（実施例）
以下、不発８Ａを実施例により説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
第２図（ａ）に示す共通の被変換アナログ信号は、ロー
パスフィルタ１に供給して不要高周波成分を除去し、サ
ングルホールド回路２に供給する。サンプルホールド回
路２はローパスフィルタ１から出力された被変換アナロ
グ信号を入力とするＮ個のサンプルホールド回路ＳＨＩ
、 ＳＨ２、・・・、 ＳＨＮからなっている。サン
プルホールート回路ＳＨＩにはタイミングパルス発生回
路５より周期Ｔ、のサンプリングツ母ルス５ＨＴ１’ｉ
供給する。サンプルホールド回路ＳＨ２にはサンプリン
グパルス５ＨＴＩ ｔ”位相Ｔ、 ／Ｎ遅らせたサンプ
リングツ母ルス５ＨＴＺ を供給する。同様にサンプル
ホールド回路ＳＨＨにはサンプリングパルス８ＨＴ１
′ｊｋ位相（Ｎ−１）Ｔ、／Ｎ遅らせｔサンブリングパ
ルス５ＨＴＮ を供Ｍする。
パスフィルタ１に供給して不要高周波成分を除去し、サ
ングルホールド回路２に供給する。サンプルホールド回
路２はローパスフィルタ１から出力された被変換アナロ
グ信号を入力とするＮ個のサンプルホールド回路ＳＨＩ
、 ＳＨ２、・・・、 ＳＨＮからなっている。サン
プルホールート回路ＳＨＩにはタイミングパルス発生回
路５より周期Ｔ、のサンプリングツ母ルス５ＨＴ１’ｉ
供給する。サンプルホールド回路ＳＨ２にはサンプリン
グパルス５ＨＴＩ ｔ”位相Ｔ、 ／Ｎ遅らせたサンプ
リングツ母ルス５ＨＴＺ を供給する。同様にサンプル
ホールド回路ＳＨＨにはサンプリングパルス８ＨＴ１
′ｊｋ位相（Ｎ−１）Ｔ、／Ｎ遅らせｔサンブリングパ
ルス５ＨＴＮ を供Ｍする。
各サンプリングツ９ルス５ＨＴＩ 、・・・、 ５ＨＴ
Ｎは第２図（ｂ、）・・・ｗｃｚ図（ｂＮ）に示す如く
である。
Ｎは第２図（ｂ、）・・・ｗｃｚ図（ｂＮ）に示す如く
である。
サンプルホールド回路２の出力はＡ／Ｄ変換器３に供給
する。Ａ／Ｄ変換器３はサンプルホールド回路ＳＨＩか
らの出力’ｉＡ／Ｄ変換するＡ／Ｄ変換器ＡＤＣＩ、サ
ンプルホールド回路ＳＨ２からの出力をＡ／Ｄ変換する
Ａ／Ｄ変換器ＡＤＣ２、・・・、サングルホールド回路
ＳＨＮからの出力をＡ／Ｄ変換するＡ／Ｄ変換器ＡＤＣ
Ｎからなり、それぞれ対応するサンプルホールド回路に
よる被変換アナログ信号のサンプルホールドに同期し几
タイミングでそれぞれホールドされた被変換アナログ信
号をＡ／Ｄ変換する。Ａ／Ｄ変換器ＡＤＣＩ 、 ＡＤ
Ｃ２。
する。Ａ／Ｄ変換器３はサンプルホールド回路ＳＨＩか
らの出力’ｉＡ／Ｄ変換するＡ／Ｄ変換器ＡＤＣＩ、サ
ンプルホールド回路ＳＨ２からの出力をＡ／Ｄ変換する
Ａ／Ｄ変換器ＡＤＣ２、・・・、サングルホールド回路
ＳＨＮからの出力をＡ／Ｄ変換するＡ／Ｄ変換器ＡＤＣ
Ｎからなり、それぞれ対応するサンプルホールド回路に
よる被変換アナログ信号のサンプルホールドに同期し几
タイミングでそれぞれホールドされた被変換アナログ信
号をＡ／Ｄ変換する。Ａ／Ｄ変換器ＡＤＣＩ 、 ＡＤ
Ｃ２。
・・・、 ＡＤＣＮで変換されたデジタル信号を多重化
するために、１個のＡ／Ｄ変換器が有する変換速度のＮ
倍の速度で時間軸圧縮して、多重化する時間軸圧縮・多
重化回路４に供給する。
するために、１個のＡ／Ｄ変換器が有する変換速度のＮ
倍の速度で時間軸圧縮して、多重化する時間軸圧縮・多
重化回路４に供給する。
なお、５はサンプリングパルス、Ａ／Ｄ変換パルス、時
間軸圧縮・多重化タイミングパルス等を出力するタイミ
ングパルス発生回路である。
間軸圧縮・多重化タイミングパルス等を出力するタイミ
ングパルス発生回路である。
上記の如く構成した本発明の一実施例において、共通の
被変換アナログ信号が、Ｎ個のサンプルホールド回路８
Ｈ１、・・・、 ＳＨＮによって第２図（ｂｌ ） ＃
・・・第２図（ｂＮ）のタイミングでサンプルホールド
された場合、サンプルホールド回路が１台のみでサンプ
リング点が１個だけの場合に比較して、Ｎ倍細かくサン
プリングすることができる。
被変換アナログ信号が、Ｎ個のサンプルホールド回路８
Ｈ１、・・・、 ＳＨＮによって第２図（ｂｌ ） ＃
・・・第２図（ｂＮ）のタイミングでサンプルホールド
された場合、サンプルホールド回路が１台のみでサンプ
リング点が１個だけの場合に比較して、Ｎ倍細かくサン
プリングすることができる。
各サンプルホールド回路ＳＨＩ 、 ＳＨ２、・・・、
ＳＨＮによりサンプルホールドされたサンプル値が、
サンプルホールド回路ＳＨＩ 、 ＳＨ２、・・・、
ＳＨＮに対応するＡ／Ｄ変換器ＡＤＣＩ 、 ＡＤＣ２
、・・・、 ＡＤＣＮによりデジタル信号に変換される
。この変換されたＮ個のデジタル信号が時間圧縮・多重
化回路４によ？）１／Ｎ倍に時間軸圧縮のうえ、多重化
されて出力される。したがって１個のＡ／Ｄ変換器で変
換する場合に比べて、Ｎ倍のサンプリングレートでＡ／
Ｄ変換したのと実質的に同じになる。
ＳＨＮによりサンプルホールドされたサンプル値が、
サンプルホールド回路ＳＨＩ 、 ＳＨ２、・・・、
ＳＨＮに対応するＡ／Ｄ変換器ＡＤＣＩ 、 ＡＤＣ２
、・・・、 ＡＤＣＮによりデジタル信号に変換される
。この変換されたＮ個のデジタル信号が時間圧縮・多重
化回路４によ？）１／Ｎ倍に時間軸圧縮のうえ、多重化
されて出力される。したがって１個のＡ／Ｄ変換器で変
換する場合に比べて、Ｎ倍のサンプリングレートでＡ／
Ｄ変換したのと実質的に同じになる。
（発明の効果）
以上説明した如くこの発明によれば、Ｎ個のサンプルホ
ールド回路と、Ｎ個のサンプルホールド別 回路に対応して各列に設けたＡ／Ｄ変換器と、Ａ／Ｄ変
換器からの出力１１／Ｎに時間軸圧縮のうえ多重化する
時間軸圧縮・多重化回路を設けることにより、１個のＡ
／Ｄ変換器が変換できるサンブリングレートのＮ倍の速
度で変換することが可能となり、今迄困難であった高速
のＡ／Ｄ変換動作を実質的にさせることができる。
ールド回路と、Ｎ個のサンプルホールド別 回路に対応して各列に設けたＡ／Ｄ変換器と、Ａ／Ｄ変
換器からの出力１１／Ｎに時間軸圧縮のうえ多重化する
時間軸圧縮・多重化回路を設けることにより、１個のＡ
／Ｄ変換器が変換できるサンブリングレートのＮ倍の速
度で変換することが可能となり、今迄困難であった高速
のＡ／Ｄ変換動作を実質的にさせることができる。
特に、高品質なテレビジョン受像機、映像信号磁気記録
装置、ファクシミリ等の実現のため、益益広がる画像処
理、画像通信において、必要な高速で、かつ高分解能な
デジタル信号化の要求に答えることが可能となる。
装置、ファクシミリ等の実現のため、益益広がる画像処
理、画像通信において、必要な高速で、かつ高分解能な
デジタル信号化の要求に答えることが可能となる。
纂１図はこの発明の一実施例の構成を示すブロック図。
第２図はこの発明の一実施例における被変換アナログ信
号に対するサンプリング点およびサングルホールドのタ
イミング図。 第３図は従来例の構成を示すブロック図。 第４図は従来例における被変換アナログ信号に対するサ
ンプリング点およびサンプルホールドのタイミング図。 ｌ・・・ローパスフィルタ、２および８Ｈ１〜５ＥＮ−
・・サンプルホールド回路、３およびＡＤＣＩ〜ＡＤＣ
Ｎ・・・Ａ／Ｄ変換器、４・・・時間軸圧縮・多重化回
路、５・・・タイミングパルス発生回路。 特許出願人 株式会社 ケンウッド
号に対するサンプリング点およびサングルホールドのタ
イミング図。 第３図は従来例の構成を示すブロック図。 第４図は従来例における被変換アナログ信号に対するサ
ンプリング点およびサンプルホールドのタイミング図。 ｌ・・・ローパスフィルタ、２および８Ｈ１〜５ＥＮ−
・・サンプルホールド回路、３およびＡＤＣＩ〜ＡＤＣ
Ｎ・・・Ａ／Ｄ変換器、４・・・時間軸圧縮・多重化回
路、５・・・タイミングパルス発生回路。 特許出願人 株式会社 ケンウッド
Claims (1)
- 【特許請求の範囲】 アナログ信号をデジタル信号に変換するアナログ−デジ
タル変換装置において、〔アナログ−デジタル変換器の
サンプリングレート／Ｎ〕づつ位相をずらせたタイミン
グで、共通の被変換アナログ信号をＮ個のアナログ−デ
ジタル変換器でデジタル信号に変換し、アナログ−デジ
タル変換されたＮ個のデジタル信号をそれぞれ１／Ｎに
時間軸圧縮のうえ多重化して出力することを特徴とする
アナログ−デジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034788A JPH01264016A (ja) | 1988-04-14 | 1988-04-14 | アナログ−デジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034788A JPH01264016A (ja) | 1988-04-14 | 1988-04-14 | アナログ−デジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264016A true JPH01264016A (ja) | 1989-10-20 |
Family
ID=13995997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9034788A Pending JPH01264016A (ja) | 1988-04-14 | 1988-04-14 | アナログ−デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454713A (ja) * | 1990-06-25 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理回路 |
-
1988
- 1988-04-14 JP JP9034788A patent/JPH01264016A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454713A (ja) * | 1990-06-25 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02276371A (ja) | 映像信号のクランプ回路 | |
| JPS6412420B2 (ja) | ||
| JPH10336487A (ja) | アナログ／ディジタル変換回路 | |
| JPS6058629B2 (ja) | 映像信号のアナログ−デジタル変換回路 | |
| KR101017478B1 (ko) | 다중화된 아날로그-디지털 변환기 구성 | |
| JPS63164767A (ja) | テレビジヨン映像信号制御装置 | |
| US20080158035A1 (en) | Clock signal generating device and analog-digital conversion device | |
| US7705764B2 (en) | Method of algorithmic analog-to-digital conversion and algorithmic analog-to-digital converter | |
| JPH01264016A (ja) | アナログ−デジタル変換装置 | |
| JPH118839A (ja) | 映像信号変換装置 | |
| JP4249167B2 (ja) | キャリア周波数除去機能付きａｄ変換回路 | |
| US6882371B2 (en) | Method and apparatus for selective video signal sampling | |
| CN101223697B (zh) | 利用折叠补偿采样消除寄生信号的信号处理器及其方法 | |
| JP2932044B2 (ja) | 信号調整回路 | |
| JP3360769B2 (ja) | ビデオ信号処理回路 | |
| CA2230481A1 (en) | Method and device for the aggregation of signals from sampling values | |
| US5055917A (en) | Output apparatus for image signals | |
| JPS5810921A (ja) | アナログデイジタル変換方式 | |
| JP2000101430A (ja) | ノイズ除去回路 | |
| KR910007391B1 (ko) | 영상 처리 시스템에서 휘도 및 색차 분리 신호의 선택제어회로 | |
| JP3001959B2 (ja) | 同期信号発生方法及びその同期信号発生装置 | |
| KR920004173Y1 (ko) | 다중 동기 모니터의 주파수/전압 변환 회로 | |
| JPH0927750A (ja) | アナログデジタル変換器 | |
| JPH06276408A (ja) | レンジ可変ａｄ変換装置 | |
| JPS5812423A (ja) | 多入力デジタル・アナログ変換方式 |