JPH01261696A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH01261696A JPH01261696A JP63089221A JP8922188A JPH01261696A JP H01261696 A JPH01261696 A JP H01261696A JP 63089221 A JP63089221 A JP 63089221A JP 8922188 A JP8922188 A JP 8922188A JP H01261696 A JPH01261696 A JP H01261696A
- Authority
- JP
- Japan
- Prior art keywords
- display
- supplied
- picture drawing
- memories
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数の画面を重ねて表示する表示装置に関す
るものである。
るものである。
表示画面に図形および文字を表示する場合、従来は図形
用のディスプレイメモリと、文字用のディスプレイメモ
リとを設け、双方のビデオメモリを個々に表示コントロ
ーラによって制御していた。
用のディスプレイメモリと、文字用のディスプレイメモ
リとを設け、双方のビデオメモリを個々に表示コントロ
ーラによって制御していた。
しかしながらこのような従来の装置は、表示コントロー
ラが２つ必要になシその表示コントローラ素子の物理ス
ペースが広く必要なだけでなく、表示コントローラには
周辺回路も必要なため、その部分の占有スペースも余分
に確保する必要がある。また、相互の表示コントローラ
の同期をとる必要もあるので、複雑な構成となシ、経済
性が悪かった。
ラが２つ必要になシその表示コントローラ素子の物理ス
ペースが広く必要なだけでなく、表示コントローラには
周辺回路も必要なため、その部分の占有スペースも余分
に確保する必要がある。また、相互の表示コントローラ
の同期をとる必要もあるので、複雑な構成となシ、経済
性が悪かった。
このような問題を解決するためにこの発明は、表示コン
トローラのアドレス信号を利用して表示メモリを切換え
るようにしたものである。
トローラのアドレス信号を利用して表示メモリを切換え
るようにしたものである。
最上位ビットの状態に応じて描画されるディスプレイメ
モリが選択される。
モリが選択される。
図はこの発明の一実施例を示す回路図である。
図において１はＣＲＴコントローラであり、端子１ａは
描画および表示用のアドレス信号送出端子で最上位ビッ
ト（以下ＭＳＢと称する）以外のビットが送出されるよ
うになっている。端子１ｂはアドレス信号の最上位ビッ
トだけが出力される端子、端子１ｃは描画用のライトス
トローブ信号が出力される端子、端子１ｄは描画用のリ
ードストローブ信号が出力される端子、端子１・は表示
用のリードストローブ信号が出力される端子、端子１ｆ
は描画データが入出力する端子である。
描画および表示用のアドレス信号送出端子で最上位ビッ
ト（以下ＭＳＢと称する）以外のビットが送出されるよ
うになっている。端子１ｂはアドレス信号の最上位ビッ
トだけが出力される端子、端子１ｃは描画用のライトス
トローブ信号が出力される端子、端子１ｄは描画用のリ
ードストローブ信号が出力される端子、端子１・は表示
用のリードストローブ信号が出力される端子、端子１ｆ
は描画データが入出力する端子である。
２ａ〜２ｄはアンド回路、３ａ１３ｂはディスプレイメ
モリＮ４ｍ１４ｂはパラレル・シリアル変換器、５はビ
デオ制御部である。
モリＮ４ｍ１４ｂはパラレル・シリアル変換器、５はビ
デオ制御部である。
このように構成された装置において、端子１ｃ。
１ｄから出力される描画用のライトストローブ信号、リ
ードストローブ信号はアンド回路２８〜２ｄの一方の端
子に供給されている。アンド回路２ａ〜２ｄの他方の端
子はＭＳＢが供給されるようになっておシ、このＭＳＢ
はディスプレイメモリ３ｍ 、 ３ｂにデータを書込む
ときディスプレイメモリ３＆を使用するか、ディスプレ
イメモリ３ｂを使用するかによってレベルが変化するよ
うになっている。
ードストローブ信号はアンド回路２８〜２ｄの一方の端
子に供給されている。アンド回路２ａ〜２ｄの他方の端
子はＭＳＢが供給されるようになっておシ、このＭＳＢ
はディスプレイメモリ３ｍ 、 ３ｂにデータを書込む
ときディスプレイメモリ３＆を使用するか、ディスプレ
イメモリ３ｂを使用するかによってレベルが変化するよ
うになっている。
このため、ＭＳＢの状態によって描画ストローブ信号は
ディスプレイメモ！７３ｍ ｌ ３ｂのいずれか一方に
供給され、ＭＳＢの供給されたディスプレイメモリに描
画が行なわれ°、る。なお、ＭＳＢがこのときの状態と
異なる状態になったとき、他方のディスプレイメモリに
描画が行なわれる。
ディスプレイメモ！７３ｍ ｌ ３ｂのいずれか一方に
供給され、ＭＳＢの供給されたディスプレイメモリに描
画が行なわれ°、る。なお、ＭＳＢがこのときの状態と
異なる状態になったとき、他方のディスプレイメモリに
描画が行なわれる。
一方、表示用のストローブ信号は端子１・からディスプ
レイメモリ３ｍ 、３ｂの両方に供給されているので、
ディスプレイメモリ３ｍ 、３ｂから重ね合わせ表示の
ための情報が同時に読出される。読み出されたデータは
パラレル・シリアル変換器４６゜４ｂをおよびビデオ制
御部５を介して出力され、重ね合わせ表示が行なわれる
。
レイメモリ３ｍ 、３ｂの両方に供給されているので、
ディスプレイメモリ３ｍ 、３ｂから重ね合わせ表示の
ための情報が同時に読出される。読み出されたデータは
パラレル・シリアル変換器４６゜４ｂをおよびビデオ制
御部５を介して出力され、重ね合わせ表示が行なわれる
。
なおアドレスの上位２ビツトによって描画ストローブを
選択すれば、４画面の重ね合わせを１つのＣＲＴコント
ローラで行なえる。
選択すれば、４画面の重ね合わせを１つのＣＲＴコント
ローラで行なえる。
以上説明したようＫこの発明は、アドレス信号の上位ピ
ッ）Ｋよってディスプレイメモリの描画ストローブ信号
を切換えるようにしたので、１つの表示コントローラに
よって複数のディスプレイメモリに描画が行なえるよう
になシ、このため従来のものに比べて表示コントローラ
の占有面積を小さくでき、しかも同期も考慮する必要が
ないので、構成が簡単になシ、経済性が良くなるという
効果を有する。
ッ）Ｋよってディスプレイメモリの描画ストローブ信号
を切換えるようにしたので、１つの表示コントローラに
よって複数のディスプレイメモリに描画が行なえるよう
になシ、このため従来のものに比べて表示コントローラ
の占有面積を小さくでき、しかも同期も考慮する必要が
ないので、構成が簡単になシ、経済性が良くなるという
効果を有する。
図はこの発明の一実施例を示す回路図である。
１拳φ・會ＣＲＴコントロー９．２ｓ〜２ｄ・・−・ア
ンド回路、３１に＋３ｂ・・・嗜ディスプレイメモリ、
４ａ＋４ｂ＠・・−パラレル・シリアル変換器、５・・
・・ビデオ制御部。
ンド回路、３１に＋３ｂ・・・嗜ディスプレイメモリ、
４ａ＋４ｂ＠・・−パラレル・シリアル変換器、５・・
・・ビデオ制御部。
Claims (1)
- 【特許請求の範囲】 表示コントローラによつてディスプレイメモリの内容が
表示される表示装置において、 複数の描画用ディスプレイと、 描画用ディスプレイにデータを書込むときアドレス信号
の上位ビットが描画用ディスプレイに対応して状態変化
するＣＲＴコントローラと、アドレスの上位ビットの状
態によつて描画対象のディスプレイメモリを選択するメ
モリ選択手段とを備えたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089221A JPH01261696A (ja) | 1988-04-13 | 1988-04-13 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089221A JPH01261696A (ja) | 1988-04-13 | 1988-04-13 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01261696A true JPH01261696A (ja) | 1989-10-18 |
Family
ID=13964675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63089221A Pending JPH01261696A (ja) | 1988-04-13 | 1988-04-13 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01261696A (ja) |
-
1988
- 1988-04-13 JP JP63089221A patent/JPH01261696A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011222B1 (ko) | 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법 | |
| KR890004558A (ko) | 메모리 제어장치 | |
| JPH01261696A (ja) | 表示装置 | |
| JPS6332392B2 (ja) | ||
| JPH0120430B2 (ja) | ||
| WO1992012510A1 (en) | Image data recording and displaying circuit | |
| JP3319031B2 (ja) | 表示装置 | |
| KR900003148B1 (ko) | 일시 화상 기억형 모니터 인터페이스 | |
| JPS61254981A (ja) | マルチウインド表示制御装置 | |
| JPH02189584A (ja) | 画像合成表示回路 | |
| JPH0327918B2 (ja) | ||
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS615288A (ja) | 多色マルチフレ−ムの画像表示装置 | |
| JPH0213995A (ja) | 画像処理装置 | |
| JPH0262591A (ja) | 表示データ記憶装置 | |
| JPS61203487A (ja) | 画像メモリ制御方式 | |
| JPH0255394A (ja) | 画像表示支援システム | |
| JPS6159482A (ja) | 表示画面切換え制御方式 | |
| JPH0511729A (ja) | 情報処理装置 | |
| JPS6159481A (ja) | 表示画面切換え制御方式 | |
| JPS5958473A (ja) | 画像表示優先順位制御回路 | |
| JPH07129136A (ja) | Ｏｈｐ用表示装置 | |
| JPH03218576A (ja) | ドキュメントメモリ装置 | |
| JPS63100534A (ja) | マルチジヨブにおける画面切換システム | |
| JPS62159993A (ja) | ビデオテツクス端末装置 |