JPH01260697A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、不良箇所救済のために設りられた冗長部分を
有する半導体記憶装置に関する。

（従来の技術） 半導体記憶装置では、必要な回路部分以外に。

余分に冗長部分を付加しておき、製造段階にて。

ある回路部分に不良が生じた場合に、その不良部分を冗
長部分と置き換えて、不良部分を救済する冗長置換か行
われる。

従来、冗長置換は、半導体記憶装置の評価試験により発
見される不良箇所のアドレス情報に基づき、該不良箇所
を除去すべく、レーデ光線により。

半導体記憶装置のポリシリコン・フユースを選択的に溶
断して１行われている。

（発明が解決しようとする課題） このように、ポリシリコン・フユーズを選択的に溶断す
る従来の冗長置換では、冗長部分自体か潜在的に不良で
あれば、半導体記憶装置のポリシリコン・フユーズを溶
断して、冗長部分を不良箇所と置換した後でなければ、
冗長部分自体の不良を検出できないという問題がある。

また、冗長置換すべく、ポリシリコン・フユースの溶断
を実施する際に、半導体記憶装置全体を不良化するおそ
れもある。半導体記憶装置全体か不良化ずれは。

その後の半導体記憶装置の評価試験が行えないという問
題もある。

本発明は、−上記従来の問題を解決するものであり、そ
の目的は、ポリシリコン・フユーズを？専断することな
く冗長置換が行え、従って、該冗長部分自体の良否の判
定が容易に行える半導体記憶装置を提供することにある
。

（課題を解決するだめの手段） 本発明の半導体記憶装置は、不良箇所と置換される冗長
部分を有する半導体記憶装置であって。

品質評価試験により予め検出された不良箇所のアドレス
を記憶する不良箇所７１−レス記憶回路と。

品質評価すべき各部分を評価試験すべく試験動作させる
際に、その試験動作される部分のアドレスを前記不良箇
所アドレス記憶回路にて記憶された不良箇所のアドレス
と比較し１両者が一致する場合に所定信号を出力するア
ドレス比較回路と、該アドレス比較回路から所定信号が
出力されれは前記不良箇所を非活性化すると共に、冗長
部分を活性化する冗長制御回路と、を有してなり、その
ことにより上記目的か達成される。

（実施例） 以下に本発明を実施例について説明する。

本発明の半導体記憶装置は、第１図に示すように１通常
の使用時に所定動作を行う回路部分以外に、評価試験に
際して発見された不良箇所を救済する冗長部分１０を有
する。該冗長部分１０ば、試験モード検出回路１１と、
不良箇所アドレス記憶回路１２と、アドレス比較回路１
３と、冗長制御回路１４と。

を有する。

試験モード検出回路１１は、試験器から試験モードであ
ることが指示された場合に、それを認識し。

所定信号を不良箇所アドレス記憶回路１２へ出力する。

不良箇所アドレス記憶回路１２ば、該試験モード検出回
路１１からの信号により活性化され、アドレス入力パッ
ド２０から構成される装置換すべき不良箇所のアドレス
を記憶する。アドレス比較回路１３は、該不良箇所アド
レス記憶回路１２にて記憶された不良箇所のアドレスと
１品質評価すべき各部分を評価試験すべく試験動作させ
ろ際に、アドレス入力パッド２０から入力される試験動
作される部分のアドレスとを比較し１両者が一致した場
合に所定信号を出力する。冗長制御回路１４は２該アド
レス比較回路１３の所定信号により不良箇所を非活性化
すると共に、冗長部分を活性化する。

このような本発明の半導体記憶装置に対しては。

製造段階において品質評価試験が実施される。該品質評
価試験は、従来の品質評価試験と同様に。

所定の試験器にて行われる。所定の試験器による品質評
価試験にて、不良箇所が発見されると、試験器は試験モ
ードであることを指示する所定の信号、および前記不良
箇所のアドレスを出力する。

これを受けて、該試験モード検出回路１１ば、不良箇所
アドレス記憶回路１２に所定（ｉ号を出力して。

該不良箇所アドレス記憶回路１２を活性化する。アドレ
ス記憶回路１２が活性化されると、試験器より入力され
た前記不良箇所のアドレスが、該アドレス人力パット２
０から不良箇所アドレス記１；Ｑ１回路１２に入力され
る。該不良箇所アドレス記憶回路１２は。

その不良箇所のアドレスを記憶する。該不良箇所アドレ
ス記憶回路１２にて記憶されたアドレスは。

該不良箇所アドレス記憶回路１２がらアドレス比較回路
１３へ出力される。

このような状態で、前記品質評価試験と同様に。

所定の試験器にて、各アドレスにて特定される品質評価
すべき部分の評価試験が行われる。このとき、試験器に
より試験動作される部分のアドレスが、順次、アドレス
入力パッド２０から、アドレス比較回路１３に入力され
る。ぞして、該アドレス比較回路１３ば、不良箇所アド
レス記憶回路１２がら入力される不良箇所のアドレスと
、アドレス入力パッド２０から入力される評価試験動作
されろ部分のアドレスとを、逐次比較し１両者が一致し
た場合には、アドレス一致信号を冗長制御回路１４−・
出力する。該冗長制御回路１４ば、アドレス比較回路１
３からのアドレス一致信号を受けて、そのアドレスの部
分（換言すれば、前記評価試験にて検出された不良箇所
）を非活性化すると共に、冗長部分を活性化する。これ
により、予め発見された不良箇所は、冗長回路と置換さ
れる。そして、不良箇所と冗長回路とが置換された状態
で、所定の試験器により品質評価の試験動作が行ねる。

該試験器は置換された冗長部分が正常に動作しているか
否かを判定する。

（発明の効果） 本発明の半導体記憶装置は、このように、製造段階にお
ける品質評価試験に際して、ポリシリコン・フユーズを
溶断することなく、不良箇所と冗長回路とを置換させる
ことができるため、従来の品質評価試験器にて、冗長部
分の品質評価試験を行うことができる。その結果、冗長
部分自体の良否および冗長部分を含めた全体の良否を容
易に判定することができ、製造作業効率を著しく向上さ
せることができる。

１−区皿４乗本−説贋 第１図は本発明の半導体記憶装置の一例を示す要部フロ
ック図である。

１０・・・冗長部分、１１・・・試験モード検出回路、
１２・・・不良箇所アドレス記憶回路、１３・・・アド
レス比較回路、１４・・・冗長制御回路、２０・・・ア
ドレス入力パッド。

以　　」二

Claims (1)

1. 【特許請求の範囲】 １、不良箇所と置換される冗長部分を有する半導体記憶
   装置であって、 品質評価試験により予め検出された不良箇所のアドレス
   を記憶する不良箇所アドレス記憶回路と、品質評価すべ
   き各部分を評価試験すべく試験動作させる際に、その試
   験動作される部分のアドレスを前記不良箇所アドレス記
   憶回路にて記憶された不良箇所のアドレスと比較し、両
   者が一致する場合に所定信号を出力するアドレス比較回
   路と、該アドレス比較回路から所定信号が出力されれば
   前記不良箇所を非活性化すると共に、冗長部分を活性化
   する冗長制御回路と、 を有する半導体記憶装置。