JPH01258156A - メモリエラー処理方法及びその回路 - Google Patents
メモリエラー処理方法及びその回路Info
- Publication number
- JPH01258156A JPH01258156A JP63085272A JP8527288A JPH01258156A JP H01258156 A JPH01258156 A JP H01258156A JP 63085272 A JP63085272 A JP 63085272A JP 8527288 A JP8527288 A JP 8527288A JP H01258156 A JPH01258156 A JP H01258156A
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory
- detected
- occurrence position
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000001514 detection method Methods 0.000 claims abstract description 37
- 238000003672 processing method Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims 1
- 208000011580 syndromic disease Diseases 0.000 abstract description 45
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、エラー訂正回路を持つメモリー装置のエラー
処理に関し、特に、メモリの固定障害及び間欠障害を効
率的に処理できるメモリエラー処理方法及びその回路１
．：′関する。ここで、メモリ固定障害としてはメモリ
素子全体の故障またはメモリ素子内の特定ビットの故障
等が考えられる。また、間欠障害としてはアルファ線等
によるビットエラー（ソフトエラー）が考えられ、この
場合に正しいデータを再書き込みすればビットエラーを
回復でき、それ以降の正常動作が可能である。
処理に関し、特に、メモリの固定障害及び間欠障害を効
率的に処理できるメモリエラー処理方法及びその回路１
．：′関する。ここで、メモリ固定障害としてはメモリ
素子全体の故障またはメモリ素子内の特定ビットの故障
等が考えられる。また、間欠障害としてはアルファ線等
によるビットエラー（ソフトエラー）が考えられ、この
場合に正しいデータを再書き込みすればビットエラーを
回復でき、それ以降の正常動作が可能である。
［従来の技術］
メモリの固定障害及び間欠障害を判定する従来のメモリ
エラー処理方法としては、エラーを検出した場合、同一
アドレスに訂正データを再書き込みし、その後、再読み
出ししたデータに関してエラーチエツクを行い、再度エ
ラーを検出した場合には固定障害と判定し、検出しなか
った場合には間欠障害として処理する方法が提案されて
いる。
エラー処理方法としては、エラーを検出した場合、同一
アドレスに訂正データを再書き込みし、その後、再読み
出ししたデータに関してエラーチエツクを行い、再度エ
ラーを検出した場合には固定障害と判定し、検出しなか
った場合には間欠障害として処理する方法が提案されて
いる。
しかし、この方法では、 読み出しデータのエラーを検
出すると必ず同一アドレスに再書き込み及び再読みだし
操作を行う必要があり、本来のメモリアクセスと競合が
起こりゃすく、メモリのスルーブツトが低下する欠点が
ある。一方、この欠点を解決するために固定障害検出時
には処理モードを変更し、以後エラーを検出しても再書
き込み／再読み出しを行わない方法も提案されているが
、この方法ではメモリのスルーブツトは低下しないが、
間欠障害時にも訂正データの書き込みが行われない為に
エラーが蓄積される欠点があった。
出すると必ず同一アドレスに再書き込み及び再読みだし
操作を行う必要があり、本来のメモリアクセスと競合が
起こりゃすく、メモリのスルーブツトが低下する欠点が
ある。一方、この欠点を解決するために固定障害検出時
には処理モードを変更し、以後エラーを検出しても再書
き込み／再読み出しを行わない方法も提案されているが
、この方法ではメモリのスルーブツトは低下しないが、
間欠障害時にも訂正データの書き込みが行われない為に
エラーが蓄積される欠点があった。
［発明が解決しようとする課題］
本発明の目的は上記のような問題点を改善し、メモリ装
置の固定障害、間欠障害を効率よく判定することである
。また、固定障害発生時にも処理モードを変えることな
く間欠障害に関して訂正データの再書き込みを行う信頼
性の高いメモリーエラー処理方法及びその回路を提供す
ることにある。
置の固定障害、間欠障害を効率よく判定することである
。また、固定障害発生時にも処理モードを変えることな
く間欠障害に関して訂正データの再書き込みを行う信頼
性の高いメモリーエラー処理方法及びその回路を提供す
ることにある。
さらに、固定障害について、メモリ素子全体の故障かメ
モリ素子内の部分的故障かを判定し得る方法及び装置を
提供することができる。
モリ素子内の部分的故障かを判定し得る方法及び装置を
提供することができる。
［課題を解決するための手段］
上記の目的を達成するため、本発明では、データのエラ
ーを検出し、検出したデータのエラーを訂正するエラー
検出訂正手段をもつメモリ装置において、エラー検出訂
正手段によって生成されたエラー発生位置を識別する情
報（たとえば、日経エレクトロニクス １９７５年１２
月１５日号第５２−６４頁に記載のシンドローム、以下
、この情報をシンドロームという）を記憶する手段を備
え、エラー検出手段によってエラーが検出されたとき、
今回の読み出し操作時のシンドロームと直前の読み出し
操作時のシンドロームの値を比較するシンドローム比較
手段と、シンドロームが一致した場合には固定障害と判
定し、不一致の場合にはメモリの間欠障害と判定する障
害識別手段を持つことを一つの特徴とする。
ーを検出し、検出したデータのエラーを訂正するエラー
検出訂正手段をもつメモリ装置において、エラー検出訂
正手段によって生成されたエラー発生位置を識別する情
報（たとえば、日経エレクトロニクス １９７５年１２
月１５日号第５２−６４頁に記載のシンドローム、以下
、この情報をシンドロームという）を記憶する手段を備
え、エラー検出手段によってエラーが検出されたとき、
今回の読み出し操作時のシンドロームと直前の読み出し
操作時のシンドロームの値を比較するシンドローム比較
手段と、シンドロームが一致した場合には固定障害と判
定し、不一致の場合にはメモリの間欠障害と判定する障
害識別手段を持つことを一つの特徴とする。
また、本発明の他の実施例においては、データのエラー
を検出し、検出したデータのエラーを訂正するエラー検
出訂正手段をもつメモリ装置において、エラー検出手段
によって生成されたシンドロームを記憶する手段を備え
、エラー検出手段によってエラーが検出されたとき、今
回の読み出し操作時のシンドロームと直前の読み出し操
作時のシンドロームの値を比較するシンドローム比較手
段と、エラー訂正手段によって訂正された訂正データを
同一アドレスに再書き込みし、その後、再読み出しを行
うメモリ再アクセス手段、シンドロームが一致した場合
にはメモリ素子全体の故障による固定障害と判定し、不
一致の場合には前記メモリ再アクセス手段を起動し、再
度エラーを検出した場合にはメモリ素子内の部分的故障
による固定障害と判定し、再度エラーを検出しない場合
にはメモリの間欠障害と判定する障害識別手段を持つこ
とに特徴がある。
を検出し、検出したデータのエラーを訂正するエラー検
出訂正手段をもつメモリ装置において、エラー検出手段
によって生成されたシンドロームを記憶する手段を備え
、エラー検出手段によってエラーが検出されたとき、今
回の読み出し操作時のシンドロームと直前の読み出し操
作時のシンドロームの値を比較するシンドローム比較手
段と、エラー訂正手段によって訂正された訂正データを
同一アドレスに再書き込みし、その後、再読み出しを行
うメモリ再アクセス手段、シンドロームが一致した場合
にはメモリ素子全体の故障による固定障害と判定し、不
一致の場合には前記メモリ再アクセス手段を起動し、再
度エラーを検出した場合にはメモリ素子内の部分的故障
による固定障害と判定し、再度エラーを検出しない場合
にはメモリの間欠障害と判定する障害識別手段を持つこ
とに特徴がある。
［作用］
本発明では、読み出し操作時にエラー検出手段によりエ
ラーを検出した場合、このシンドロームの値と直前の読
み出し操作時のシンドロームの値を比較し、一致してい
る場合にはメモリからの連続するデータ読み出しにおい
てエラー発生位置が同一であることから、これをメモリ
素子全体の固定障害と判定して処理することができる。
ラーを検出した場合、このシンドロームの値と直前の読
み出し操作時のシンドロームの値を比較し、一致してい
る場合にはメモリからの連続するデータ読み出しにおい
てエラー発生位置が同一であることから、これをメモリ
素子全体の固定障害と判定して処理することができる。
また、メモリ素子内の部分的な障害の場合には、シンド
ロームが不一致となりつるが、この場合には同一アドレ
スに訂正データの再書き込み及び再読み出しを行うので
、再読み出し時エラーの有無に応じてメモリ素子内の部
分的な障害、間欠障害が検出できる。
ロームが不一致となりつるが、この場合には同一アドレ
スに訂正データの再書き込み及び再読み出しを行うので
、再読み出し時エラーの有無に応じてメモリ素子内の部
分的な障害、間欠障害が検出できる。
このため、メモリ素子全体の固定障害、メモリ素子内の
部分的な固定障害及びｒ５欠障害に対して効率が良く、
かつ、信頼性の高いメモリエラー処理方法及びその回路
を提供できる。
部分的な固定障害及びｒ５欠障害に対して効率が良く、
かつ、信頼性の高いメモリエラー処理方法及びその回路
を提供できる。
［実施例］
以下、本発明の一実施例を図面により説明する。
本実施例では、メモリ書き込み操作時に１ビツトエラー
の訂正及び２とットエラーの検出が可能なエラー検出訂
正符号（ＥＣＣコード）を作成してデータと共にメモリ
素子（ダイナミックＲＡＭ）に書き込み、読み出し操作
時にデータと共にＥＣＣコードを読み出してエラー検出
訂正する場合を考える。
の訂正及び２とットエラーの検出が可能なエラー検出訂
正符号（ＥＣＣコード）を作成してデータと共にメモリ
素子（ダイナミックＲＡＭ）に書き込み、読み出し操作
時にデータと共にＥＣＣコードを読み出してエラー検出
訂正する場合を考える。
第１図は、本発明の一実施例のメモリ装置のメモリエラ
ー処理回路の構成図である。
ー処理回路の構成図である。
本実施例のメモリエラー処理回路は、エラー検出訂正回
路１、シンドローム格納レジスタ２、シンドローム比較
回路３、タイミング発生回路４、ＥＣＣ生成回路５、メ
モリ再アクセス制御回路６及び障害識別制御回路７、メ
モリ （またはメモリバンク）８を備える。
路１、シンドローム格納レジスタ２、シンドローム比較
回路３、タイミング発生回路４、ＥＣＣ生成回路５、メ
モリ再アクセス制御回路６及び障害識別制御回路７、メ
モリ （またはメモリバンク）８を備える。
エラー検出訂正回路ｌは読み出し操作時のメモリ素子の
出力結果（データ及びＥＣＣコード）からシンドローム
を生成し、１ビツトエラー／２ビツトエラーの検出及び
１ビツトエラーの訂正を行う。
出力結果（データ及びＥＣＣコード）からシンドローム
を生成し、１ビツトエラー／２ビツトエラーの検出及び
１ビツトエラーの訂正を行う。
シンドローム格納レジスタ２は直前の読み出し操作時の
シンドロームを格納する。本レジスタは電源投入時の初
期値としてエラーなしの場合のシンドローム値を設定す
る。
シンドロームを格納する。本レジスタは電源投入時の初
期値としてエラーなしの場合のシンドローム値を設定す
る。
シンドローム比較回路３は今回の読み出し時のシンドロ
ームの値とシンドローム格納レジスタの値を比較し、比
較結果を出力する。
ームの値とシンドローム格納レジスタの値を比較し、比
較結果を出力する。
タイミング発生回路４はダイナミックＲＡＭの読み出し
、書き込みに必要なＲＡＳ、ＣＡＳ、ＷＥ倍信号のタイ
ミング制御を行う。ＦＣＣ生成回路５は書き込み操作時
に書き込みデータから１ビツトエラーの訂正及び２ビツ
トエラーの検出が可能なエラー検出訂正符号（ＥＣＣコ
ード）を作成する。
、書き込みに必要なＲＡＳ、ＣＡＳ、ＷＥ倍信号のタイ
ミング制御を行う。ＦＣＣ生成回路５は書き込み操作時
に書き込みデータから１ビツトエラーの訂正及び２ビツ
トエラーの検出が可能なエラー検出訂正符号（ＥＣＣコ
ード）を作成する。
メモリ再アクセス制御回路６はエラー検出訂正回路によ
って訂正された訂正データを同一アドレスに再書き込み
し、その後、再読み出しを行う操作を制御する。
って訂正された訂正データを同一アドレスに再書き込み
し、その後、再読み出しを行う操作を制御する。
障害識別制御回路７は、シンドローム比較回路３の出力
結果が一致の場合には、メモリ素子全体の故障にまる固
定障害と判定し、不一致の場合には、間欠障害と判定す
る。
結果が一致の場合には、メモリ素子全体の故障にまる固
定障害と判定し、不一致の場合には、間欠障害と判定す
る。
他の実施例においては、障害識別制御回路７は、シンド
ローム比較回路３の出力結果が一致の場合には、メモリ
素子全体の故障による固定障害と判定し、不一致の場合
には、メモリ再アクセス制御回路を起動し、読み出しデ
ータに関して再度エラーを検出した場合にはメモリ素子
内の部分的固定障害と判定し、再度エラーを検出しなか
った場合にはメモリの間欠障害と判定する。
ローム比較回路３の出力結果が一致の場合には、メモリ
素子全体の故障による固定障害と判定し、不一致の場合
には、メモリ再アクセス制御回路を起動し、読み出しデ
ータに関して再度エラーを検出した場合にはメモリ素子
内の部分的固定障害と判定し、再度エラーを検出しなか
った場合にはメモリの間欠障害と判定する。
第２図は、本発明の一実施例におけるメモリエラー処理
回路の動作を示す動作フロー図である。
回路の動作を示す動作フロー図である。
本実施例の動作手順については、メモリ８から読み出さ
れたデータは、まず、エラー検出訂正回路１でエラ一種
別を検出し、１ビツトエラーを検出した場合にはＥＣＣ
コードに従ってデータを訂正する。
れたデータは、まず、エラー検出訂正回路１でエラ一種
別を検出し、１ビツトエラーを検出した場合にはＥＣＣ
コードに従ってデータを訂正する。
次に、１ビツトエラー検出時にはシンドローム比較回路
３の出力結果にしたがって、直前のシンドロームと今回
のシンドロームの値が一致した場合には、１ビツト固定
障害（メモリ素子全体の故障）と判定し、不一致の場合
には、第２図の破線の経路を通って、１ビツト間欠障害
と判定する。
３の出力結果にしたがって、直前のシンドロームと今回
のシンドロームの値が一致した場合には、１ビツト固定
障害（メモリ素子全体の故障）と判定し、不一致の場合
には、第２図の破線の経路を通って、１ビツト間欠障害
と判定する。
他の実施例においては、上記の段階において、シンドロ
ームの値が不一致の場合には、メモリ再アクセス制御回
路７により同一番地に対する訂正データの再書き込み／
再読み出し操作を行い、読み出しデータに関して再度エ
ラーを検出した場合には１ピツト固定障害（メモリ素子
内の部分的な故障）と判定し、再度エラーを検出しなか
った場合には、１ビツト間欠故障と判定する。
ームの値が不一致の場合には、メモリ再アクセス制御回
路７により同一番地に対する訂正データの再書き込み／
再読み出し操作を行い、読み出しデータに関して再度エ
ラーを検出した場合には１ピツト固定障害（メモリ素子
内の部分的な故障）と判定し、再度エラーを検出しなか
った場合には、１ビツト間欠故障と判定する。
また、読み出し操作終了時にシンドローム格納レジスタ
２の値を今回のシンドロームの値で置き換える。
２の値を今回のシンドロームの値で置き換える。
上記の実施例では、エラー検出訂正符号として１ビツト
エラー訂正／２ビツトエラー検出符号を使用し、メモリ
素子としてダイナミックＲＡＭを使用して説明したが、
以下の場合にも同様の効果が得られる。
エラー訂正／２ビツトエラー検出符号を使用し、メモリ
素子としてダイナミックＲＡＭを使用して説明したが、
以下の場合にも同様の効果が得られる。
エラー検出訂正符号として１ビツト以上のエラー訂正及
び検出が可能なものを使用しても同様の効果が得られる
。
び検出が可能なものを使用しても同様の効果が得られる
。
メモリが複数のバンクから構成されている場合にもバン
ク対応にシンドローム格納レジスタを設置することによ
り同様にメモリエラーの固定障害及び間欠障害を判定処
理する効果が得られる。
ク対応にシンドローム格納レジスタを設置することによ
り同様にメモリエラーの固定障害及び間欠障害を判定処
理する効果が得られる。
メモリ素子としてスタティックＲＡＭを用いてもダイナ
ミックＲＡＭを使用した場合と同様の効果が得られる。
ミックＲＡＭを使用した場合と同様の効果が得られる。
直前のシンドロームだけでなく、過去の複数のシンドロ
ームの値と比較する場合であっても同様の効果が得られ
る。
ームの値と比較する場合であっても同様の効果が得られ
る。
［発明の効果］
本発明によれば、シンドロームを格納するレジスタ、直
前の読み出し操作時のシンドロームの値と今回のシンド
ロームの値を比較する回路と若干の制御回路を追加する
ことにより、メモリエラーの固定障害（メモリ素子全体
の故障、メモリと素子内の部分的な故障）と間欠障害を
高速に判定でき、かつ、同一アドレスへの訂正データの
再書き込み／再読み出しはシンドローム不一致の場合の
み行うため、メモリのスルーブツトの低下を抑えたまま
で間欠障害時のメモリデータの訂正が可能であり、メモ
リ装置全体の信頼性の向上及びスループットの低下防止
が図れる。
前の読み出し操作時のシンドロームの値と今回のシンド
ロームの値を比較する回路と若干の制御回路を追加する
ことにより、メモリエラーの固定障害（メモリ素子全体
の故障、メモリと素子内の部分的な故障）と間欠障害を
高速に判定でき、かつ、同一アドレスへの訂正データの
再書き込み／再読み出しはシンドローム不一致の場合の
み行うため、メモリのスルーブツトの低下を抑えたまま
で間欠障害時のメモリデータの訂正が可能であり、メモ
リ装置全体の信頼性の向上及びスループットの低下防止
が図れる。
第１図は、本発明の一実施例におけるメモリエラー処理
回路の構成図である。第２図は本発明の一実施例におけ
るメモリエラー処理回路の動作を示す動作フロー図であ
る。 １： エラー検出訂正回路 ２： シンドローム格納レジスタ ３： シンドローム比較回路 ４： タイミング発生回路 ５： ＥＣＣ生成回路 ６： メモリ再アクセス制御回路 ７： 障害識別制御回路 ８： メモリまたはメモリバンク 特許出願人 日本電信電話株式会社
回路の構成図である。第２図は本発明の一実施例におけ
るメモリエラー処理回路の動作を示す動作フロー図であ
る。 １： エラー検出訂正回路 ２： シンドローム格納レジスタ ３： シンドローム比較回路 ４： タイミング発生回路 ５： ＥＣＣ生成回路 ６： メモリ再アクセス制御回路 ７： 障害識別制御回路 ８： メモリまたはメモリバンク 特許出願人 日本電信電話株式会社
Claims (1)
- 【特許請求の範囲】 １、メモリに記憶されたデータのエラーを検出し、検出
したデータのエラーを訂正するエラー検出訂正手段を有
するメモリ装置において、前記エラー検出訂正手段によ
って生成されたエラー発生位置識別情報を記憶する手段
を備え、メモリ装置の記憶内容の読み出し操作時に前記
エラー検出訂正手段によってエラーが検出された場合、
エラー検出時のエラー発生位置識別情報の値とその直前
の読み出し操作時のエラー発生位置識別情報の値を比較
し、値が一致している場合には、メモリの固定障害と判
定し、一致していない場合には、間欠障害と判定して処
理することを特徴とするメモリエラー処理方法。 ２、メモリに記憶されたデータのエラーを検出し、検出
したデータのエラーを訂正するエラー検出訂正手段を有
するメモリ装置において、エラー検出訂正回路、前記エ
ラー検出訂正回路によって生成されたエラー発生位置識
別情報を格納するレジスタ、メモリ装置の記憶内容の読
み出し操作時に駆動され前記エラー検出訂正回路により
検出されるエラー検出結果を出力する手段、エラーが検
出された時に今回の読み出し操作時のエラー発生位置識
別情報の値とその直前の読み出し操作時のエラー発生位
置識別情報の値を比較するエラー発生位置識別情報比較
回路、該比較回路の出力を受けてメモリに発生した障害
を識別し制御するための障害識別制御回路、を備え、該
障害識別制御回路は、読み出し操作時にエラーを検出し
、かつ、エラー発生位置識別情報の値が直前の読み出し
操作時のエラー発生位置識別情報の値が一致している場
合にはメモリの固定障害と判定し、不一致の場合にはメ
モリの間欠障害と判定する出力を発生するメモリエラー
処理回路。 ３、メモリに記憶されたデータのエラーを検出し、検出
したデータのエラーを訂正するエラー検出訂正手段を有
するメモリ装置において、前記エラー検出訂正手段によ
って生成されたエラー発生位置識別情報を記憶する手段
を備え、メモリ装置の記憶内容の読み出し操作時に前記
エラー検出訂正手段によってエラーが検出された場合、
検出時のエラー発生位置識別情報の値とその直前の読み
出し操作時のエラー発生位置識別情報の値を比較し、一
致している場合には、メモリ素子全体の故障による固定
障害と判定し、不一致の場合には、メモリの同一アドレ
スに訂正データの再書き込み及び再読み出しを行い、再
度エラーを検出した場合にはメモリ素子内の部分的故障
による固定障害と判定し、再度エラーが検出されなかっ
た場合には、メモリの間欠障害と判定して処理すること
を特徴とするメモリエラー処理方法。 ４、メモリに記憶されたデータのエラーを検出し、検出
したデータのエラーを訂正するエラー検出訂正手段を有
するメモリ装置において、エラー検出訂正回路、前記エ
ラー検出訂正回路によって生成されたエラー発生位置識
別情報を格納するレジスタ、メモリ装置の記憶内容の読
み出し操作時に駆動され前記エラー検出訂正回路により
検出されるエラーを識別する手段、エラーが検出された
時、今回のエラー発生位置識別情報の値とその直前の読
み出し操作時のエラー発生位置識別情報の値を比較する
エラー発生位置識別情報比較回路、前記エラー検出訂正
回路の訂正機能によって訂正された訂正データをメモリ
の同一アドレスに再書き込みし、その後再読み出しを行
うメモリ再アクセス制御回路、上記エラー発生位置識別
情報比較回路の比較結果を入力とする障害識別制御回路
、とを備え、上記障害識別制御回路は、エラー発生位置
識別情報比較回路の比較結果が一致の場合にはメモリ素
子全体の故障による固定障害と判定し、不一致の場合に
上記メモリ再アクセス制御回路を起動させ同一アドレス
に訂正データの再書き込みと再読み出しを実行し再度エ
ラーを検出した場合にはメモリ素子内の部分的故障によ
る固定障害と判定し、エラーを検出しない場合にはメモ
リの間欠障害と判定することを特徴とするメモリエラー
処理回路。 ５、エラーが検出された場合、エラー検出時のエラー発
生位置識別情報の値と過去のエラー発生位置識別情報の
値を比較する、請求項１、または請求項３に記載のメモ
リエラー処理方法。 ６、メモリ装置が複数のバンクから構成され、各バンク
に対応してエラー発生位置識別情報を格納するレジスタ
を設けた請求項２、または請求項４に記載のメモリエラ
ー処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63085272A JPH01258156A (ja) | 1988-04-08 | 1988-04-08 | メモリエラー処理方法及びその回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63085272A JPH01258156A (ja) | 1988-04-08 | 1988-04-08 | メモリエラー処理方法及びその回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01258156A true JPH01258156A (ja) | 1989-10-16 |
Family
ID=13853929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63085272A Pending JPH01258156A (ja) | 1988-04-08 | 1988-04-08 | メモリエラー処理方法及びその回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01258156A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50116152A (ja) * | 1974-02-25 | 1975-09-11 | ||
| JPS5486245A (en) * | 1977-12-02 | 1979-07-09 | Sperry Rand Corp | Memory error logger for distinguishing solid error from transient error |
| JPS58501606A (ja) * | 1981-12-03 | 1983-09-22 | バロ−ス・コ−ポレ−ション | １ビットメモリ読出エラ−を検出，訂正および記録するための装置 |
-
1988
- 1988-04-08 JP JP63085272A patent/JPH01258156A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50116152A (ja) * | 1974-02-25 | 1975-09-11 | ||
| JPS5486245A (en) * | 1977-12-02 | 1979-07-09 | Sperry Rand Corp | Memory error logger for distinguishing solid error from transient error |
| JPS58501606A (ja) * | 1981-12-03 | 1983-09-22 | バロ−ス・コ−ポレ−ション | １ビットメモリ読出エラ−を検出，訂正および記録するための装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502732A (en) | Method for testing ECC logic | |
| US4296494A (en) | Error correction and detection systems | |
| JPH03248251A (ja) | 情報処理装置 | |
| KR20020029925A (ko) | 디지털 데이터의 소프트 에러를 정정하는 방법 및 장치 | |
| JPH01258156A (ja) | メモリエラー処理方法及びその回路 | |
| JP3130796B2 (ja) | 制御記憶装置 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH08129510A (ja) | メモリデータ訂正装置 | |
| JPH0756816A (ja) | メモリの制御装置 | |
| JPH0816488A (ja) | 電子ディスク装置 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| JPH06301604A (ja) | 記憶再生システム | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH0675864A (ja) | メモリエラー回復方式 | |
| JPH04237351A (ja) | メモリ再書込み方式 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH0588993A (ja) | メモリ制御システム | |
| JPH02205955A (ja) | メモリ装置のエラー処理方式 | |
| JPH06139153A (ja) | メモリ制御システム | |
| JPH0434632A (ja) | メモリシステム | |
| JPH054266U (ja) | メモリ装置 | |
| JPH11167497A (ja) | メモリ再書き込み動作誤り検出装置及び方法 | |
| JPH03152643A (ja) | ダブルビットエラー制御回路 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JPH05173899A (ja) | 情報処理装置 |