JPH0125478B2 - - Google Patents
Info
- Publication number
- JPH0125478B2 JPH0125478B2 JP56197840A JP19784081A JPH0125478B2 JP H0125478 B2 JPH0125478 B2 JP H0125478B2 JP 56197840 A JP56197840 A JP 56197840A JP 19784081 A JP19784081 A JP 19784081A JP H0125478 B2 JPH0125478 B2 JP H0125478B2
- Authority
- JP
- Japan
- Prior art keywords
- backup
- common memory
- buffers
- multiprocessor
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 24
- 238000012423 maintenance Methods 0.000 claims description 8
- 239000013256 coordination polymer Substances 0.000 description 36
- 238000011068 loading method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 101150002258 HDR1 gene Proteins 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54508—Configuration, initialisation
- H04Q3/54516—Initialization, software or data downloading
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1305—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13109—Initializing, personal profile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13376—Information service, downloading of information, 0800/0900 services
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
本発明はマルチプロセツサのバツクアツプ方式
に関し、特にマルチプロセツサ式交換システムに
おけるマルチプロセツサのバツクアツプ方式に関
する。 マルチプロセツサ式交換システム自体が最新の
技術であるため、そのマルチプロセツサのバツク
アツプ方式については種々の検討研究がなされて
いる。上記のバツクアツプ方式はオンラインソフ
トのバツクアツプフアイルの構成方法と、フアイ
ルをロードするフアイルロード方法によつて決ま
る。このバツクアツプフアイル構成方法には複
数のシングルフアイルとして構成する方法とマ
ルチフアイルとして構成する方法とがあり、また
フアイルロード方法には各制御用プロセツサで
独立にロードする方法と固定プロセツサよりロ
ードする方法とがある。従つてマルチプロセツサ
のバツクアツプ方式はこれら４つの方法の組合せ
により第１表に示すバツクアツプ方式１〜４に分
類できる。
に関し、特にマルチプロセツサ式交換システムに
おけるマルチプロセツサのバツクアツプ方式に関
する。 マルチプロセツサ式交換システム自体が最新の
技術であるため、そのマルチプロセツサのバツク
アツプ方式については種々の検討研究がなされて
いる。上記のバツクアツプ方式はオンラインソフ
トのバツクアツプフアイルの構成方法と、フアイ
ルをロードするフアイルロード方法によつて決ま
る。このバツクアツプフアイル構成方法には複
数のシングルフアイルとして構成する方法とマ
ルチフアイルとして構成する方法とがあり、また
フアイルロード方法には各制御用プロセツサで
独立にロードする方法と固定プロセツサよりロ
ードする方法とがある。従つてマルチプロセツサ
のバツクアツプ方式はこれら４つの方法の組合せ
により第１表に示すバツクアツプ方式１〜４に分
類できる。
【表】
第１表において、バツクアツプ方式１および３
のように各制御用プロセツサで独立にロードする
方法によれば、制御用プロセツサごとにバツクア
ツプ用の磁気テープユニツトおよび磁気テープを
必要とし、それらの数は当然にマルチプロセツサ
の構成規模が大きくなるほど増加するという問題
が生じる。一方バツクアツプ方式２および４では
固定プロセツサからロードするのでこの問題は生
じない、すなわちバツクアツプ用磁気テープユニ
ツト、磁気テープの数を少なくすることができ
る。一般に交換システムのように加入者に対する
サービスの継続性を最重視するシステムにおいて
は、オンラインソフトのバツクアツプフアイルの
ロード時間の短縮は不可欠の要件である。この観
点から前記バツクアツプ方式２と４とを比較する
と、バツクアツプ方式２では複数のシングルフア
イル構成をとるのでフアイルロードを逐次行わね
ばならないのに対し、前記バツクアツプ方式４で
は並列にバツクアツプフアイルをロードするので
そのロード時間を短縮することが可能となる。 本発明の目的は、上記のバツクアツプ方式４に
属するが、さらにバツクアツプフアイル構成方法
およびフアイルロード方法に独自の工夫を盛り込
むことにより、バツクアツプ用磁気テープユニツ
トおよび磁気テープの所要数を少なくして経済化
を図るとともに、上記のバツクアツプ方式２に比
べフアイルロード時間を半減できるようにしたマ
ルチプロセツサのバツクアツプ方式を提供するこ
とにある。 本発明によるマルチプロセツサのバツクアツプ
方式は、各通話路網に対応して設けられ交換制御
を行う複数の呼制御用プロセツサと交換システム
全体を統轄する保守運用プロセツサおよび全プロ
セツサからリード・ライト可能な共通メモリを含
み構成されるマルチプロセツサ式交換システムに
おいて、前記全プロセツサのプログラムおよびデ
ータならびに前記共通メモリのデータを２分割し
て構成した第１、第２のバツクアツプフアイルを
格納する２つの磁気テープユニツトと、２面のバ
ツフアと、２面の共通メモリバツフアとを備え、
前記保守運用プロセツサは前記第１、第２のバツ
クアツプフアイルのブロツクをそれぞれ第１面、
第２面の前記バツフアに順次読み込む第１、第２
の読込みの後この第１面、第２面のバツフアの内
容を第１面、第２面の前記共通メモリバツフアに
転送する第１、第２の共通メモリ転送を行い且つ
前記第１の読込み、第１の共通メモリ転送中に並
列して前記第２の共通メモリ転送、第２の読込み
を行うことを特徴とする。 次に図面を参照して本発明について説明する。 第１図は本発明のマルチプロセツサのバツクア
ツプ方式を適用したマルチプロセツサ交換システ
ムの一構成例を示すブロツク図である。同図にお
いて、複数の通話路網（以下NW）1１０，NW2
１１，〜NWo１ｎはそれぞれ対応して設けられ
た呼制御用プロセツサ（以下CP）1２０，CP2２
１，〜CPo２ｎにより交換接続を制御される。保
守運用プロセツサ（以下OMP）５０はバス４０
を介して前記CP1２０，CP2２１，〜CPo２ｎに
接続され交換システム全体の統轄制御を行う。ま
た前記各CP1２０，CP2２１，〜CPo２ｎはそれ
ぞれ主記憶装置（以下MM）1３０，MM2３１，
〜MMo３ｎと接続される。なお前記各プロセツ
サCP1２０，CP2２１，〜CPo２ｎ，OMP５０お
よび前記各主記憶装置MM1３０，MM2３１，〜
MMo３ｎ，MMOM６０はそれぞれ０系および１
系装置で２重化されている。さらにバス４０には
制御メモリ（以下CM）1９０およびCM2９１が接
続される。オンラインソフトのバツクアツプフア
イルは磁気テープ（以下MT）A８２，MTB８３の
２ボリユームで構成され、これらMTA８２，
MTB８３はそれぞれ磁気テープユニツト（以下
MTU）A８０，MTUB８１を介してデータチヤネ
ル装置（以下DCH）７０と接続され、このDCH
７０は前記OMP５０と接続されその命令により
起動され前記MTUを制御する。 次に第２図は本発明のマルチプロセツサのバツ
クアツプ方式におけるオンラインソフトのバツク
アツプフアイルの一構成例を示すレーアウト図
で、ａ，ｂは第１図に示したMTA８２，MTB８
３にそれぞれ対応する。同図において、符号
“VOL”、“HDR1，２”、“EOF1，２”はそれぞ
れ標準仕様のレーベル“ボリユーム”、“２つのヘ
ツダ”、“２つのフアイル終端”であり、符号“＊
＊”は標準仕様の“テープマーク”である。第２
図ａ，ｂは第１図に示した各CP1２０，CP2２１，
〜CPo２ｎ，OMP５０，CM1９０，CM2９１な
どのプログラムやデータで構成される。すなわ
ち、第２図ａにおいて参照数字500はOMP用テキ
ストで前記OMP５０収容のプログラムおよびデ
ータ“POMおよびDOM”、参照数字311は前記CP1２
０対応個別データ“D1”、参照数字315はCP3，
CP5など（図示していない）奇数系CP対応個別
データ“Dpd”を示す。また第２図ｂにおいて参
照数字300はCP共通テキストで前記各CP1２０，
CP2２１，〜CPo２ｎ共通のプログラム“PCP”、
参照数字900はCMデータテキストで前記CM1９
０，CM2９１のデータ“DCM”、参照数字312は前
記CP2２１対応個別データ“D2”、参照数字316は
CP4，CP6など（図示していない）偶数系CP対応
個別データ“Dev”を示す。本例では前記各テキ
スト５００，３００，９００はブロツク単位で転
送するためそれぞれのブロツクサイズは1024ワー
ド（１ページ分）とし、また前記各CP対応個別
データ３１１，３１２などは並列転送を行うため
前述したようにCP番号の奇偶により前記２つの
MTA８２，MTB８３に配分した形式とする。 第３図は第１図におけるフアイルロード方法を
説明するための系統図である。同図において、各
構成部分には第１図および第２図と同じ符号が付
してある。各MMはCP共通テキストとCP対応個
別データを格納する。すなわち、MM1３０はCP
共通テキスト“PCP”３００とCP1対応個別デー
タ“D1”３１１を、同様にMMo３ｎはCP共通テ
キスト“PCP”３００とCPo対応個別データ“Do”
３１ｎを格納する。CM1９０は1024ワード／面
のCMバツフア２面、すなわちCMバツフアＡ９
０１、CMバツフアＢ９０２を含み、またCM2９
１は同様にCMバツフアＡ９１１、CMバツフア
Ｂ９１２を含み、CMデータテキスト“DCM”を
保持する。MMOM６０は1024ワード／面のバツフ
ア２面、すなわちバツフアＡ６０１、バツフアＢ
６０２を含み、OMP用テキスト“POMおよび
DOM”５００を保持する。 次に第１図および第３図を参照して本実施例の
動作について説明する。まずOMP５０の指示
“MTリード”によりDCH７０は２フアイルで構
成されたバツクアツプフアイルMTA８２，MTB
８３の一方（ここではMTA８２とする）の内容
の１ブロツクをMTUA８０，DCH７０を介して
MMOM６０の２面のバツフアの片方（ここではバ
ツフアＡ６０１とする）に読み込む（MTAリー
ド動作）。続いてOMP５０がDCH７０に対し
MTB８３の内容の読取り指示を行うと、同様の
シーケンスでMTB８３の内容の１ブロツクが
MMOM６０のもう一方のバツフア（すなわちバツ
フアＢ６０２）に読み込まれる（MTBリード動
作）。このMTBリード動作中に前記バツフアＡ６
０１に保持されていたロードモジユール（以下
LM）はOMP５０の指示により所定のCMバツフ
ア（ここではCMバツフアＡ９０１とする）に転
送される（OMP・LM→CM転送動作）。次に
OMP５０の指示により、前記CMバツフアＡ９
０１の前記LMを必要とするCP（ここではCP1２
０とする）は前記LMを受取り、これを対応する
MM（すなわちMM1３０）にロードする（CM→
各CP・LM転送動作）。このとき前記CMバツフ
アＡ９０１は空きとなり、OMP５０の指示によ
り次のブロツクのMTリード動作が行われる。以
下同様にして空きになつたCMバツフアに対し
OMP・LM→CM転送動作が行われる。なお上述
のOMP・LM→CM転送およびCM→各CP・LM
転送はバス４０を介して行われる。 上述のシーケンスによりOMP５０はDCH７０
がバツクアツプフアイルの片方からの読込みを行
つている間、これと並列にもう一方のバツクアツ
プフアイルのブロツクを所定のCMに転送する。 本実施例によれば、バツクアツプ方式２（第１
表に示した）の場合と異なり、OMPはフアイル
ロードをシリアルに行わず、従つて１つのジヨブ
の指示を与えてからそのジヨブ動作が終了するま
で無駄に待ち合わせることなく、並列にフアイル
ロードを行うことができる。 本実施例ではバツクアツプフアイルの一構成例
を示したが、この構成に限るものではない。また
各テキストのブロツクサイズを並列転送の便のた
め1024ワード（１ページ分）としたが、これを任
意に定めてもよいことはいうまでもない。 本発明は所要に応じて保守運用プロセツサに３
つ以上の磁気テープユニツトを常設した場合にも
適用可能である。 以上の説明により明らかなように本発明のマル
チプロセツサのバツクアツプ方式によれば、マル
チプロセツサの構成規模が大きくなつてもバツク
アツプ用磁気テープユニツトおよび磁気テープの
数が増加することがないので経済化が可能とな
り、また保守運用プロセツサより並列にロードを
行うので他のバツクアツプ方式に比べフアイルロ
ード時間を半減させ得るなど大幅に短縮できると
いう効果が生じる。
のように各制御用プロセツサで独立にロードする
方法によれば、制御用プロセツサごとにバツクア
ツプ用の磁気テープユニツトおよび磁気テープを
必要とし、それらの数は当然にマルチプロセツサ
の構成規模が大きくなるほど増加するという問題
が生じる。一方バツクアツプ方式２および４では
固定プロセツサからロードするのでこの問題は生
じない、すなわちバツクアツプ用磁気テープユニ
ツト、磁気テープの数を少なくすることができ
る。一般に交換システムのように加入者に対する
サービスの継続性を最重視するシステムにおいて
は、オンラインソフトのバツクアツプフアイルの
ロード時間の短縮は不可欠の要件である。この観
点から前記バツクアツプ方式２と４とを比較する
と、バツクアツプ方式２では複数のシングルフア
イル構成をとるのでフアイルロードを逐次行わね
ばならないのに対し、前記バツクアツプ方式４で
は並列にバツクアツプフアイルをロードするので
そのロード時間を短縮することが可能となる。 本発明の目的は、上記のバツクアツプ方式４に
属するが、さらにバツクアツプフアイル構成方法
およびフアイルロード方法に独自の工夫を盛り込
むことにより、バツクアツプ用磁気テープユニツ
トおよび磁気テープの所要数を少なくして経済化
を図るとともに、上記のバツクアツプ方式２に比
べフアイルロード時間を半減できるようにしたマ
ルチプロセツサのバツクアツプ方式を提供するこ
とにある。 本発明によるマルチプロセツサのバツクアツプ
方式は、各通話路網に対応して設けられ交換制御
を行う複数の呼制御用プロセツサと交換システム
全体を統轄する保守運用プロセツサおよび全プロ
セツサからリード・ライト可能な共通メモリを含
み構成されるマルチプロセツサ式交換システムに
おいて、前記全プロセツサのプログラムおよびデ
ータならびに前記共通メモリのデータを２分割し
て構成した第１、第２のバツクアツプフアイルを
格納する２つの磁気テープユニツトと、２面のバ
ツフアと、２面の共通メモリバツフアとを備え、
前記保守運用プロセツサは前記第１、第２のバツ
クアツプフアイルのブロツクをそれぞれ第１面、
第２面の前記バツフアに順次読み込む第１、第２
の読込みの後この第１面、第２面のバツフアの内
容を第１面、第２面の前記共通メモリバツフアに
転送する第１、第２の共通メモリ転送を行い且つ
前記第１の読込み、第１の共通メモリ転送中に並
列して前記第２の共通メモリ転送、第２の読込み
を行うことを特徴とする。 次に図面を参照して本発明について説明する。 第１図は本発明のマルチプロセツサのバツクア
ツプ方式を適用したマルチプロセツサ交換システ
ムの一構成例を示すブロツク図である。同図にお
いて、複数の通話路網（以下NW）1１０，NW2
１１，〜NWo１ｎはそれぞれ対応して設けられ
た呼制御用プロセツサ（以下CP）1２０，CP2２
１，〜CPo２ｎにより交換接続を制御される。保
守運用プロセツサ（以下OMP）５０はバス４０
を介して前記CP1２０，CP2２１，〜CPo２ｎに
接続され交換システム全体の統轄制御を行う。ま
た前記各CP1２０，CP2２１，〜CPo２ｎはそれ
ぞれ主記憶装置（以下MM）1３０，MM2３１，
〜MMo３ｎと接続される。なお前記各プロセツ
サCP1２０，CP2２１，〜CPo２ｎ，OMP５０お
よび前記各主記憶装置MM1３０，MM2３１，〜
MMo３ｎ，MMOM６０はそれぞれ０系および１
系装置で２重化されている。さらにバス４０には
制御メモリ（以下CM）1９０およびCM2９１が接
続される。オンラインソフトのバツクアツプフア
イルは磁気テープ（以下MT）A８２，MTB８３の
２ボリユームで構成され、これらMTA８２，
MTB８３はそれぞれ磁気テープユニツト（以下
MTU）A８０，MTUB８１を介してデータチヤネ
ル装置（以下DCH）７０と接続され、このDCH
７０は前記OMP５０と接続されその命令により
起動され前記MTUを制御する。 次に第２図は本発明のマルチプロセツサのバツ
クアツプ方式におけるオンラインソフトのバツク
アツプフアイルの一構成例を示すレーアウト図
で、ａ，ｂは第１図に示したMTA８２，MTB８
３にそれぞれ対応する。同図において、符号
“VOL”、“HDR1，２”、“EOF1，２”はそれぞ
れ標準仕様のレーベル“ボリユーム”、“２つのヘ
ツダ”、“２つのフアイル終端”であり、符号“＊
＊”は標準仕様の“テープマーク”である。第２
図ａ，ｂは第１図に示した各CP1２０，CP2２１，
〜CPo２ｎ，OMP５０，CM1９０，CM2９１な
どのプログラムやデータで構成される。すなわ
ち、第２図ａにおいて参照数字500はOMP用テキ
ストで前記OMP５０収容のプログラムおよびデ
ータ“POMおよびDOM”、参照数字311は前記CP1２
０対応個別データ“D1”、参照数字315はCP3，
CP5など（図示していない）奇数系CP対応個別
データ“Dpd”を示す。また第２図ｂにおいて参
照数字300はCP共通テキストで前記各CP1２０，
CP2２１，〜CPo２ｎ共通のプログラム“PCP”、
参照数字900はCMデータテキストで前記CM1９
０，CM2９１のデータ“DCM”、参照数字312は前
記CP2２１対応個別データ“D2”、参照数字316は
CP4，CP6など（図示していない）偶数系CP対応
個別データ“Dev”を示す。本例では前記各テキ
スト５００，３００，９００はブロツク単位で転
送するためそれぞれのブロツクサイズは1024ワー
ド（１ページ分）とし、また前記各CP対応個別
データ３１１，３１２などは並列転送を行うため
前述したようにCP番号の奇偶により前記２つの
MTA８２，MTB８３に配分した形式とする。 第３図は第１図におけるフアイルロード方法を
説明するための系統図である。同図において、各
構成部分には第１図および第２図と同じ符号が付
してある。各MMはCP共通テキストとCP対応個
別データを格納する。すなわち、MM1３０はCP
共通テキスト“PCP”３００とCP1対応個別デー
タ“D1”３１１を、同様にMMo３ｎはCP共通テ
キスト“PCP”３００とCPo対応個別データ“Do”
３１ｎを格納する。CM1９０は1024ワード／面
のCMバツフア２面、すなわちCMバツフアＡ９
０１、CMバツフアＢ９０２を含み、またCM2９
１は同様にCMバツフアＡ９１１、CMバツフア
Ｂ９１２を含み、CMデータテキスト“DCM”を
保持する。MMOM６０は1024ワード／面のバツフ
ア２面、すなわちバツフアＡ６０１、バツフアＢ
６０２を含み、OMP用テキスト“POMおよび
DOM”５００を保持する。 次に第１図および第３図を参照して本実施例の
動作について説明する。まずOMP５０の指示
“MTリード”によりDCH７０は２フアイルで構
成されたバツクアツプフアイルMTA８２，MTB
８３の一方（ここではMTA８２とする）の内容
の１ブロツクをMTUA８０，DCH７０を介して
MMOM６０の２面のバツフアの片方（ここではバ
ツフアＡ６０１とする）に読み込む（MTAリー
ド動作）。続いてOMP５０がDCH７０に対し
MTB８３の内容の読取り指示を行うと、同様の
シーケンスでMTB８３の内容の１ブロツクが
MMOM６０のもう一方のバツフア（すなわちバツ
フアＢ６０２）に読み込まれる（MTBリード動
作）。このMTBリード動作中に前記バツフアＡ６
０１に保持されていたロードモジユール（以下
LM）はOMP５０の指示により所定のCMバツフ
ア（ここではCMバツフアＡ９０１とする）に転
送される（OMP・LM→CM転送動作）。次に
OMP５０の指示により、前記CMバツフアＡ９
０１の前記LMを必要とするCP（ここではCP1２
０とする）は前記LMを受取り、これを対応する
MM（すなわちMM1３０）にロードする（CM→
各CP・LM転送動作）。このとき前記CMバツフ
アＡ９０１は空きとなり、OMP５０の指示によ
り次のブロツクのMTリード動作が行われる。以
下同様にして空きになつたCMバツフアに対し
OMP・LM→CM転送動作が行われる。なお上述
のOMP・LM→CM転送およびCM→各CP・LM
転送はバス４０を介して行われる。 上述のシーケンスによりOMP５０はDCH７０
がバツクアツプフアイルの片方からの読込みを行
つている間、これと並列にもう一方のバツクアツ
プフアイルのブロツクを所定のCMに転送する。 本実施例によれば、バツクアツプ方式２（第１
表に示した）の場合と異なり、OMPはフアイル
ロードをシリアルに行わず、従つて１つのジヨブ
の指示を与えてからそのジヨブ動作が終了するま
で無駄に待ち合わせることなく、並列にフアイル
ロードを行うことができる。 本実施例ではバツクアツプフアイルの一構成例
を示したが、この構成に限るものではない。また
各テキストのブロツクサイズを並列転送の便のた
め1024ワード（１ページ分）としたが、これを任
意に定めてもよいことはいうまでもない。 本発明は所要に応じて保守運用プロセツサに３
つ以上の磁気テープユニツトを常設した場合にも
適用可能である。 以上の説明により明らかなように本発明のマル
チプロセツサのバツクアツプ方式によれば、マル
チプロセツサの構成規模が大きくなつてもバツク
アツプ用磁気テープユニツトおよび磁気テープの
数が増加することがないので経済化が可能とな
り、また保守運用プロセツサより並列にロードを
行うので他のバツクアツプ方式に比べフアイルロ
ード時間を半減させ得るなど大幅に短縮できると
いう効果が生じる。
第１図は本発明のマルチプロセツサのバツクア
ツプ方式を適用したマルチプロセツサ式交換シス
テムの一構成例を示すブロツク図、第２図は本発
明のマルチプロセツサのバツクアツプ方式におけ
るオンラインソフトのバツクアツプフアイルの一
構成例を示すレーアウト図および第３図は第１図
におけるフアイルロード方法を説明するための系
統図である。 １０，１１，〜１ｎ……通話路網、２０，２
１，〜２ｎ……呼制御用プロセツサ、３０，３
１，〜３ｎ，６０……主記憶装置、４０……バ
ス、５０……保守運用プロセツサ、７０……デー
タチヤネル装置、８０，８１……磁気テープユニ
ツト、８２，８３……磁気テープ、９０，９１…
…制御メモリ、６０１，６０２……バツフア、９
０１，９０２，９１１，９１２……CMバツフ
ア。
ツプ方式を適用したマルチプロセツサ式交換シス
テムの一構成例を示すブロツク図、第２図は本発
明のマルチプロセツサのバツクアツプ方式におけ
るオンラインソフトのバツクアツプフアイルの一
構成例を示すレーアウト図および第３図は第１図
におけるフアイルロード方法を説明するための系
統図である。 １０，１１，〜１ｎ……通話路網、２０，２
１，〜２ｎ……呼制御用プロセツサ、３０，３
１，〜３ｎ，６０……主記憶装置、４０……バ
ス、５０……保守運用プロセツサ、７０……デー
タチヤネル装置、８０，８１……磁気テープユニ
ツト、８２，８３……磁気テープ、９０，９１…
…制御メモリ、６０１，６０２……バツフア、９
０１，９０２，９１１，９１２……CMバツフ
ア。
Claims (1)
- １ 各通話路網に対応して設けられ交換制御を行
う複数の呼制御用プロセツサと交換システム全体
を統轄する保守運用プロセツサおよび全プロセツ
サからリード・ライト可能な共通メモリを含み構
成されるマルチプロセツサ式交換システムにおい
て、前記全プロセツサのプログラムおよびデータ
ならびに前記共通メモリのデータを２分割して構
成した第１、第２のバツクアツプフアイルを格納
する２つの磁気テープユニツトと、２面のバツフ
アと、２面の共通メモリバツフアとを備え、前記
保守運用プロセツサは前記第１、第２のバツクア
ツプフアイルのブロツクをそれぞれ第１面、第２
面の前記バツフアに順次読み込む第１、第２の読
込みの後この第１面、第２面のバツフアの内容を
第１面、第２面の前記共通メモリバツフアに転送
する第１、第２の共通メモリ転送を行い且つ前記
第１の読込み、第１の共通メモリ転送中に並列し
て前記第２の共通メモリ転送、第２の読込みを行
うことを特徴とするマルチプロセツサのバツクア
ツプ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197840A JPS5899089A (ja) | 1981-12-09 | 1981-12-09 | マルチプロセッサのバックアップ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197840A JPS5899089A (ja) | 1981-12-09 | 1981-12-09 | マルチプロセッサのバックアップ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5899089A JPS5899089A (ja) | 1983-06-13 |
| JPH0125478B2 true JPH0125478B2 (ja) | 1989-05-17 |
Family
ID=16381209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197840A Granted JPS5899089A (ja) | 1981-12-09 | 1981-12-09 | マルチプロセッサのバックアップ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5899089A (ja) |
-
1981
- 1981-12-09 JP JP56197840A patent/JPS5899089A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5899089A (ja) | 1983-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100194295B1 (ko) | 데이타 처리 시스템 및 큐의 상태 갱신 방법 | |
| US7421538B2 (en) | Storage control apparatus and control method thereof | |
| US6687905B1 (en) | Multiple port input/output job scheduling | |
| JPH0125478B2 (ja) | ||
| JP2003157152A (ja) | ファイル制御装置およびファイルシステム | |
| US4561053A (en) | Input/output multiplexer for a data processing system | |
| JPS6128128B2 (ja) | ||
| JPS63234316A (ja) | テ−ブル記憶の排他制御方式 | |
| JPH11305949A (ja) | ファイル制御装置によるリモート転送方法 | |
| JP2907102B2 (ja) | ファイルロード方式 | |
| JP2910444B2 (ja) | バス送信制御方式 | |
| JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
| JPS6349872A (ja) | フア−ムウエアロ−ド方式 | |
| JPS59123974A (ja) | ベクトルデ−タ記憶制御方式 | |
| JPS592151A (ja) | チエツクポイント・リカバリ方式 | |
| JPH0235515A (ja) | バス管理方法 | |
| Homer et al. | Design of Space Station era mass storage systems | |
| JPS6136854A (ja) | メモリ切換装置 | |
| JPH064494A (ja) | 複数ファイル併合処理方式 | |
| JPH01211076A (ja) | ファイル制御装置 | |
| JP2005284856A (ja) | バックアップ処理装置及びバックアップ処理方法 | |
| JPS60111357A (ja) | 磁気テ−プ装置制御回路 | |
| JPH06175930A (ja) | 二重化記憶装置 | |
| JPS5931737B2 (ja) | 多重制御デ−タ処理システム | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 |