JPH01245718A - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JPH01245718A JPH01245718A JP1031245A JP3124589A JPH01245718A JP H01245718 A JPH01245718 A JP H01245718A JP 1031245 A JP1031245 A JP 1031245A JP 3124589 A JP3124589 A JP 3124589A JP H01245718 A JPH01245718 A JP H01245718A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- current
- matrix
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 33
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、Ｎ≧１としたＮ個の互いにほぼ等しい電流を
発生するＮ個の電流源を具え、これらＮ個の電流源がＮ
×Ｍ個の互いにほぼ等しい電流源トランジスタを有して
いる電流源回路に関するものである。
発生するＮ個の電流源を具え、これらＮ個の電流源がＮ
×Ｍ個の互いにほぼ等しい電流源トランジスタを有して
いる電流源回路に関するものである。
（従来の技術）
このような電流源回路は、電流源トランジスタの電流を
、デジタル入力符号によって制御されるスイッチを介し
て加算点に供給するか或いはこれら電流を電源端子に導
くようにすることにより、デジタル−アナログ変換器を
実現することができる。この場合、加算点に生じる電流
はデジタル人力符号に相当する出力信号を構成する。こ
のような変換器では、デジタル人力符号の各増大時に１
個の電流源が回路中に接続される。従って、この変換器
は入力符号の範囲全体に亘って単調性である。
、デジタル入力符号によって制御されるスイッチを介し
て加算点に供給するか或いはこれら電流を電源端子に導
くようにすることにより、デジタル−アナログ変換器を
実現することができる。この場合、加算点に生じる電流
はデジタル人力符号に相当する出力信号を構成する。こ
のような変換器では、デジタル人力符号の各増大時に１
個の電流源が回路中に接続される。従って、この変換器
は入力符号の範囲全体に亘って単調性である。
この種類の変換器は、高い分解能を得るためにはこのよ
うな変換器を殆ど実現しえない程度に多数の電流源およ
びスイッチを必要とする。例えば１０ビットデジタル−
アナログ変換器に対しては、約１０２４個の電流源が必
要となる。
うな変換器を殆ど実現しえない程度に多数の電流源およ
びスイッチを必要とする。例えば１０ビットデジタル−
アナログ変換器に対しては、約１０２４個の電流源が必
要となる。
電流源の個数を制限して高分解能を達成するためには、
しばしば複数の電流源のうちの１つの電流源の電流を例
えば二進電流分割器により分割することにより最下位か
らのビットを実現している。
しばしば複数の電流源のうちの１つの電流源の電流を例
えば二進電流分割器により分割することにより最下位か
らのビットを実現している。
例えば、１０ビツト変換器は８個の互いに等しい電流源
を以って構成でき、この場合７個の電流源の電流は最上
位から３ビツトを形成するのに用いられ、残りの電流源
の電流は最下位から７ビツトを形成する二進電流分割器
に供給される。このような変換器における単調性誤差を
無くすためには、変換器の３ビツト部の各電流源の電流
を変換器の７ビツト部の和電流に少なくとも等しくする
必要がある。しかし、２つの電流源間の相対電流偏移は
集積回路上でのこれら電流源間の距離が増大すると増大
する。従って、電流を二進電流分割器に供給する電流源
と更に離れた距離の位置にある電流源との間の電流偏移
は単調性誤差が生じる程度に大きくなるおそれがある。
を以って構成でき、この場合７個の電流源の電流は最上
位から３ビツトを形成するのに用いられ、残りの電流源
の電流は最下位から７ビツトを形成する二進電流分割器
に供給される。このような変換器における単調性誤差を
無くすためには、変換器の３ビツト部の各電流源の電流
を変換器の７ビツト部の和電流に少なくとも等しくする
必要がある。しかし、２つの電流源間の相対電流偏移は
集積回路上でのこれら電流源間の距離が増大すると増大
する。従って、電流を二進電流分割器に供給する電流源
と更に離れた距離の位置にある電流源との間の電流偏移
は単調性誤差が生じる程度に大きくなるおそれがある。
このような誤差を無くすために、固定の電流を二進電流
分割器に供給する代わりに、回路中に接続すべき最後の
電流源の次に位置する３ビツト部からの電流源の電流を
この二進電流分割器に供給することが知られている。こ
の原理に基づいたデジタル−アナログ変換器は技術論文
集’１９８５１８ＢＢ ｌ５ＳＣＣ″′の第３２〜３４
頁に記載されており既知である。
分割器に供給する代わりに、回路中に接続すべき最後の
電流源の次に位置する３ビツト部からの電流源の電流を
この二進電流分割器に供給することが知られている。こ
の原理に基づいたデジタル−アナログ変換器は技術論文
集’１９８５１８ＢＢ ｌ５ＳＣＣ″′の第３２〜３４
頁に記載されており既知である。
（発明が解決しようとする課題）
しかし、このようなデジタル−アナログ変換器には、３
ビツト部からの電流源の電流を切換えるために三路スイ
ッチの複雑なスイッチング回路網を必要とするという欠
点がある。
ビツト部からの電流源の電流を切換えるために三路スイ
ッチの複雑なスイッチング回路網を必要とするという欠
点がある。
本発明の目的は、互いに正確に等しい多数の電流を発生
する電流源回路を提供せんとするにある。
する電流源回路を提供せんとするにある。
（課題を解決するための手段）
本発明は、Ｎ≧１としたＮ個の互いにほぼ等しい電流を
発生するＮ個の電流源を具え、これらＮ個の電流源がＮ
×Ｍ個の互いにほぼ等しい電流源トランジスタを有して
いる電流源回路において、前記の電流源トランジスタが
Ｒ行およびに列のマトリックス要素を有するマトリック
スに配置され、各マトリックス要素がＬ個の電流源トラ
ンジスタを有し、従ってＮ×Ｍ＝ＲＸＫ×Ｌとなってお
り、各行が各電流源のＭ／ （Ｒ×Ｌ）個のマトリック
ス要素を有し、各列が各電流源のＭ／（Ｋ×Ｌ）個のマ
トリックス要素を有し、この各電流源のマトリックス要
素間の距離は、この各電流源と関連するすべてのマトリ
ックス要素の面積中心がマトリックスのほぼ中心に位置
するようにできるだけほぼ最大の距離となっていること
を特徴とする。
発生するＮ個の電流源を具え、これらＮ個の電流源がＮ
×Ｍ個の互いにほぼ等しい電流源トランジスタを有して
いる電流源回路において、前記の電流源トランジスタが
Ｒ行およびに列のマトリックス要素を有するマトリック
スに配置され、各マトリックス要素がＬ個の電流源トラ
ンジスタを有し、従ってＮ×Ｍ＝ＲＸＫ×Ｌとなってお
り、各行が各電流源のＭ／ （Ｒ×Ｌ）個のマトリック
ス要素を有し、各列が各電流源のＭ／（Ｋ×Ｌ）個のマ
トリックス要素を有し、この各電流源のマトリックス要
素間の距離は、この各電流源と関連するすべてのマトリ
ックス要素の面積中心がマトリックスのほぼ中心に位置
するようにできるだけほぼ最大の距離となっていること
を特徴とする。
各電流源と関連するマトリックス要素を集積回路の表面
領域に亘ってできるだけ均等に配分し、これらマトリッ
クス要素の相対距離をできるだけ大きくすることにより
、温度、ドーピング濃度および酸化物の厚さの勾配や変
化のようなあらゆる種類の勾配や変化が電流源の電流の
相対比に及ぼす影響ができるだけ多く抑止される。
領域に亘ってできるだけ均等に配分し、これらマトリッ
クス要素の相対距離をできるだけ大きくすることにより
、温度、ドーピング濃度および酸化物の厚さの勾配や変
化のようなあらゆる種類の勾配や変化が電流源の電流の
相対比に及ぼす影響ができるだけ多く抑止される。
電流源トランジスタと中心との間の距離を電流源の強度
が増大するにつれて増大せしめるようにトランジスタを
マトリックスに配置して成る二進電流源回路は米国特許
第３．９９５．３０４号明細書に記載されており既知で
ある。しかし、この電流源回路は、各電流源トランジス
タが本発明による電流源回路におけるように並列配置さ
れた複数のトランジスタを以って構成されている電流源
回路ではない。更に、この米国特許明細書に記載された
電流源回路では、直線的な温度勾配による悪影響のみが
減少され、すべての種類の非直線勾配および変化による
悪影響が抑止されない。
が増大するにつれて増大せしめるようにトランジスタを
マトリックスに配置して成る二進電流源回路は米国特許
第３．９９５．３０４号明細書に記載されており既知で
ある。しかし、この電流源回路は、各電流源トランジス
タが本発明による電流源回路におけるように並列配置さ
れた複数のトランジスタを以って構成されている電流源
回路ではない。更に、この米国特許明細書に記載された
電流源回路では、直線的な温度勾配による悪影響のみが
減少され、すべての種類の非直線勾配および変化による
悪影響が抑止されない。
電流源の均等性が大きくなる為、本発明による電流源回
路をデジタル−アナログ変換器に用いた場合に単調性誤
差が発生するおそれが著しく減少する。
路をデジタル−アナログ変換器に用いた場合に単調性誤
差が発生するおそれが著しく減少する。
（実施例）
以下図面につき本発明を説明する。
第１図は本発明による電流源回路の第１の基本回路図で
ある。この電流源回路はトランジスタＴ１〜ＴＩＯによ
り線図的に示す約１０個のほぼ同一の電流源を有する。
ある。この電流源回路はトランジスタＴ１〜ＴＩＯによ
り線図的に示す約１０個のほぼ同一の電流源を有する。
トランジスタＴ１〜Ｔｌｏの各々は並列配置した複数個
のトランジスタを以って構成されている。これらトラン
ジスタのベースは相互接続され、これらトランジスタの
エミッタは入力電流１、。が供給される共通点に接続さ
れている。この入力端子１ ｉｎはトランジスタＴ１〜
ＴＩＯにより１０個の互いにほぼ等しい電流Ｉｉ、／１
０に分割され、これら電流が電流源回路の出力電流を構
成する。
のトランジスタを以って構成されている。これらトラン
ジスタのベースは相互接続され、これらトランジスタの
エミッタは入力電流１、。が供給される共通点に接続さ
れている。この入力端子１ ｉｎはトランジスタＴ１〜
ＴＩＯにより１０個の互いにほぼ等しい電流Ｉｉ、／１
０に分割され、これら電流が電流源回路の出力電流を構
成する。
第２図は本発明による電流源回路の第２の基本回路図を
示している。この第２図においては第１図と同じ素子に
第１図と同じ符号を付しである。
示している。この第２図においては第１図と同じ素子に
第１図と同じ符号を付しである。
トランジスタＴ１〜ＴＩＯの共通ベースには例えばトラ
ンジスタＴ。により実現しうる固定電圧が与えられる。
ンジスタＴ。により実現しうる固定電圧が与えられる。
このトランジスタＴ。のベース−エミッタ接合はトラン
ジスタＴ１〜ＴＩＯのベース−エミッタ接合に並列に配
置され、このトランジスタＴ。のコレクタは基準電流源
１ｒｅｆに接続されているとともに増幅器２によりこの
トランジスタＴ。のベースニ結合されている。増幅器２
は、トランジスタＴ。のコレクタ電流が電流Ｌｅｆ に
正確に等しくなるようにこのトランジスタＴ。のベース
を制御する。トランジスタＴ１〜ＴＩＯのコレクタ電流
はこの電流Ｌｅｆの倍数となり、この倍数はトランジス
タＴ１〜ＴＩＯの各々の合計のエミッタ表面積と、トラ
ンジスタＴ。のエミッタ表面積との比によって決定され
る。
ジスタＴ１〜ＴＩＯのベース−エミッタ接合に並列に配
置され、このトランジスタＴ。のコレクタは基準電流源
１ｒｅｆに接続されているとともに増幅器２によりこの
トランジスタＴ。のベースニ結合されている。増幅器２
は、トランジスタＴ。のコレクタ電流が電流Ｌｅｆ に
正確に等しくなるようにこのトランジスタＴ。のベース
を制御する。トランジスタＴ１〜ＴＩＯのコレクタ電流
はこの電流Ｌｅｆの倍数となり、この倍数はトランジス
タＴ１〜ＴＩＯの各々の合計のエミッタ表面積と、トラ
ンジスタＴ。のエミッタ表面積との比によって決定され
る。
第３図は、第２図に示す電流源回路を有するデジタル−
アナログ（Ｄ−Ａ）変換器の一例を線図、 的に示す
。この変換器は１０ピツ）Ｄ−Ａ変換器である。最上位
から３ビツトの電流が第２図に示す構造を有する電流源
回路４０により生ぜしめられる。
アナログ（Ｄ−Ａ）変換器の一例を線図、 的に示す
。この変換器は１０ピツ）Ｄ−Ａ変換器である。最上位
から３ビツトの電流が第２図に示す構造を有する電流源
回路４０により生ぜしめられる。
この電流源回路４０は８個の互いにほぼ等しい電流を生
じる。８個の三路スイッチ（図面を簡単とするために図
示せず）を以って構成されたスイッチング回路網５０は
デジタル人力符号に応じて７個の電流を加算点８０或い
は正電源端子に供給し、１つの電流を回路６０に供給し
、この回路６０は最下位から７つのビットに対する電流
を生じる電流供給回路である。三路スイッチは例えば差
動対を以って構成し、電流源回路の電流がこれら差動対
のチールミ流を形成する。この回路６０は例えば二進電
流分割器を以って構成し、この電流分割器の電流を、三
路スイッチ（図面を簡単とするために図示せず）を有す
るスイッチング回路網７０によりデジタル入力符号に依
存して加算点８０或いは正電源端子に供給するようにし
うる。加算点８０に生じる合計の出力電流Ｉ。ｕｔは線
図的に示す電流−電圧変換器９０により出力電圧Ｖｏｕ
ｔに変換しうる。
じる。８個の三路スイッチ（図面を簡単とするために図
示せず）を以って構成されたスイッチング回路網５０は
デジタル人力符号に応じて７個の電流を加算点８０或い
は正電源端子に供給し、１つの電流を回路６０に供給し
、この回路６０は最下位から７つのビットに対する電流
を生じる電流供給回路である。三路スイッチは例えば差
動対を以って構成し、電流源回路の電流がこれら差動対
のチールミ流を形成する。この回路６０は例えば二進電
流分割器を以って構成し、この電流分割器の電流を、三
路スイッチ（図面を簡単とするために図示せず）を有す
るスイッチング回路網７０によりデジタル入力符号に依
存して加算点８０或いは正電源端子に供給するようにし
うる。加算点８０に生じる合計の出力電流Ｉ。ｕｔは線
図的に示す電流−電圧変換器９０により出力電圧Ｖｏｕ
ｔに変換しうる。
回路６０は二進電流分割器を以って構成しうるばかりで
なく、これに供給される電流を人力符号の最下位からの
ビットに比例する期間の間加算点に供給する回路を以っ
て構成することもできる。
なく、これに供給される電流を人力符号の最下位からの
ビットに比例する期間の間加算点に供給する回路を以っ
て構成することもできる。
本例では、１０ビツトのデジタル人力ワードをデータレ
ジスフ１０の入力端２０に直列的に供給する。
ジスフ１０の入力端２０に直列的に供給する。
最下位から７つのビットがスイッチング回路網７０を直
接制御する。最上位から３ビツトはまず最初にデコーダ
３０に供給され、このデコーダがスイッチング回路網５
０の７個のスイッチに対するスイッチング信号を生じる
。
接制御する。最上位から３ビツトはまず最初にデコーダ
３０に供給され、このデコーダがスイッチング回路網５
０の７個のスイッチに対するスイッチング信号を生じる
。
７ビツト部の最大実効出力電流はこれに供給される電流
の１２７／１２８部である。変換器が単調性を保つよう
にする必要がある場合には、３ビット部の７つの電流の
各々が７ビツト部に供給される電流から１／１２８部よ
りも少ない量だけ偏移するようにすることができる。
の１２７／１２８部である。変換器が単調性を保つよう
にする必要がある場合には、３ビット部の７つの電流の
各々が７ビツト部に供給される電流から１／１２８部よ
りも少ない量だけ偏移するようにすることができる。
これを実現するた必に、各電流源トランジスタが、所定
の方法でマトリックスに配置された複数の並列配置トラ
ンジスタを有するようにする。この配置の原理を、各電
流源が１６個の並列配置トランジスタから成る８個の電
流源を具える電流源回路につき以下に説明する。この配
置を第４図に示しであるも、所定の電流源と関連するト
ランジスタの相互接続ラインは図面を簡単とするために
図示していない。全部で１２８個のトランジスタが１６
行および８列のマトリックスに配置されており、各行が
各電流源の１個のトランジスタを有し、各列が各電流源
の２個のトランジスタを有している。
の方法でマトリックスに配置された複数の並列配置トラ
ンジスタを有するようにする。この配置の原理を、各電
流源が１６個の並列配置トランジスタから成る８個の電
流源を具える電流源回路につき以下に説明する。この配
置を第４図に示しであるも、所定の電流源と関連するト
ランジスタの相互接続ラインは図面を簡単とするために
図示していない。全部で１２８個のトランジスタが１６
行および８列のマトリックスに配置されており、各行が
各電流源の１個のトランジスタを有し、各列が各電流源
の２個のトランジスタを有している。
各電流源と関連するすべてのトランジスタに同じ順番数
を付しである。各電流源と関連する各２つのトランジス
タ間の相対距離はできるだけ大きく選択する。更に、各
電流源のすべてのトランジスタの面積中心がマトリック
スのほぼ中心に位置するようにトランジスタを配置する
。
を付しである。各電流源と関連する各２つのトランジス
タ間の相対距離はできるだけ大きく選択する。更に、各
電流源のすべてのトランジスタの面積中心がマトリック
スのほぼ中心に位置するようにトランジスタを配置する
。
マトリックスをうずめる際、例えば次のような処置を行
うことができる。第１列で第１電流源１と関連する２つ
のトランジスタをそれぞれ第１行および第９行に配置す
る。次に、第１電流源１の次のトランジスタ対を第２列
の第５および第１３行に、従って第１列におけるトラン
ジスタから可能な最大距離の位置に配置する。次に第１
電流源１の他の２つのトランジスタを第３列の第３およ
び第１１行に配置する。これらトランジスタは原理的に
は第７および第１５行に配置することもてきることに注
意すべきである。この場合後続の列におけるトランジス
タの配置を上記の配置に適合させる必要がある。次に第
４列のトランジスタを第７および第１５行に配置する。
うことができる。第１列で第１電流源１と関連する２つ
のトランジスタをそれぞれ第１行および第９行に配置す
る。次に、第１電流源１の次のトランジスタ対を第２列
の第５および第１３行に、従って第１列におけるトラン
ジスタから可能な最大距離の位置に配置する。次に第１
電流源１の他の２つのトランジスタを第３列の第３およ
び第１１行に配置する。これらトランジスタは原理的に
は第７および第１５行に配置することもてきることに注
意すべきである。この場合後続の列におけるトランジス
タの配置を上記の配置に適合させる必要がある。次に第
４列のトランジスタを第７および第１５行に配置する。
これらトランジスタも他のトランジスタから可能な最大
距離にある。第７行におけるトランジスタは第３列にお
ける第１電流源と関連するトランジスタ間のほぼ半分の
位置にある。上述したのと同様にして第１電流源の他の
トランジスタを他の列に配置する。第４図から明らかな
ように、第１電流源１のすべてのトランジスタの面積中
心はマ）ＩＪフックスほぼ中心に位置する。他の電流源
のトランジスタも同様に配置するものであり、この配置
は第１列における順番数に応じた配置から出発して簡単
に明らかとなる。
距離にある。第７行におけるトランジスタは第３列にお
ける第１電流源と関連するトランジスタ間のほぼ半分の
位置にある。上述したのと同様にして第１電流源の他の
トランジスタを他の列に配置する。第４図から明らかな
ように、第１電流源１のすべてのトランジスタの面積中
心はマ）ＩＪフックスほぼ中心に位置する。他の電流源
のトランジスタも同様に配置するものであり、この配置
は第１列における順番数に応じた配置から出発して簡単
に明らかとなる。
これらの電流源と関連するトランジスタの面積中心もほ
ぼマトリックスの中心に位置する。
ぼマトリックスの中心に位置する。
図示の原理は更に多数の電流源にも容易に拡張しうる。
１つの電流源当りのトランジスタの個数が極めて多い場
合には、マトリックスの各要素が１つの電流源の複数個
のトランジスタを有し、この１つの電流源と関連するト
ランジスタの相互接続の複雑性を制限するようにするこ
とができる。
合には、マトリックスの各要素が１つの電流源の複数個
のトランジスタを有し、この１つの電流源と関連するト
ランジスタの相互接続の複雑性を制限するようにするこ
とができる。
電流源トランジスタの上述した分布によれば、各電流源
は集積回路の表面領域に亘ってできるだけ均等に配分さ
れた電流源トランジスタから成る。
は集積回路の表面領域に亘ってできるだけ均等に配分さ
れた電流源トランジスタから成る。
従って、集積回路の表面領域全体に亘って生じる温度勾
配や変化、ドーピング濃度勾配や変化、酸化物の厚さの
勾配や変化のようなあらゆる種類の勾配や変化が複数の
電流源に亘ってできるだけ均等に配分される。従って、
複数の電流源がより一層正確に互いに等しくなる。
配や変化、ドーピング濃度勾配や変化、酸化物の厚さの
勾配や変化のようなあらゆる種類の勾配や変化が複数の
電流源に亘ってできるだけ均等に配分される。従って、
複数の電流源がより一層正確に互いに等しくなる。
トランジスタを集積回路の表面領域に亘って上述したよ
うに分布させることにより、相対的な電流偏移を１°／
。。よりも少なくした電流源回路を製造しうるというこ
とを確かめた。この精度によれば、このような電流源回
路をデジタル−アナログ変換器に用いた場合に単調性誤
差が生じるのが防止される。
うに分布させることにより、相対的な電流偏移を１°／
。。よりも少なくした電流源回路を製造しうるというこ
とを確かめた。この精度によれば、このような電流源回
路をデジタル−アナログ変換器に用いた場合に単調性誤
差が生じるのが防止される。
本発明はバイポーラトランジスタを有する電流源回路お
よびユニポーラトランジスタを有する電流源回路の双方
に用いることができる。最上位からのビットに対するリ
ニア電流源回路および最下位からのビットに対する二進
電流源回路の代わりに、リニア電流源回路を排他的に有
するデジタル−アナログ変換器を実現しうろことも銘記
すべきである。
よびユニポーラトランジスタを有する電流源回路の双方
に用いることができる。最上位からのビットに対するリ
ニア電流源回路および最下位からのビットに対する二進
電流源回路の代わりに、リニア電流源回路を排他的に有
するデジタル−アナログ変換器を実現しうろことも銘記
すべきである。
第１図は、本発明による電流源回路の第１の基本回路を
示す回路図、 第２図は、本発明による電流源回路の第２の基本回路を
示す回路図、 第３図は、本発明による電流源回路を有するデジタル−
アナログ変換器を示すブロック線図、第４図は、本発明
による電流源回路のトランジスタの、集積回路の表面領
域上での配置を示す説明図である。 ２・・・増幅器 １０・・・データレジスフ
３０・・・デコーダ ４０・・・電流源回路５
０、７０・・スイッチング回路網 ６０・・・電流供給回路 ８０・・・加算点９０・
・・電流−電圧変換器 日日日日日日口 日日■日同日同 ■日口日日日■ 日日■日日日日
示す回路図、 第２図は、本発明による電流源回路の第２の基本回路を
示す回路図、 第３図は、本発明による電流源回路を有するデジタル−
アナログ変換器を示すブロック線図、第４図は、本発明
による電流源回路のトランジスタの、集積回路の表面領
域上での配置を示す説明図である。 ２・・・増幅器 １０・・・データレジスフ
３０・・・デコーダ ４０・・・電流源回路５
０、７０・・スイッチング回路網 ６０・・・電流供給回路 ８０・・・加算点９０・
・・電流−電圧変換器 日日日日日日口 日日■日同日同 ■日口日日日■ 日日■日日日日
Claims (1)
- 【特許請求の範囲】 １、Ｎ≧１としたＮ個の互いにほぼ等しい電流を発生す
るＮ個の電流源を具え、これらＮ個の電流源がＮ×Ｍ個
の互いにほぼ等しい電流源トランジスタを有している電
流源回路において、前記の電流源トランジスタがＲ行お
よびに列のマトリックス要素を有するマトリックスに配
置され、各マトリックス要素がＬ個の電流源トランジス
タを有し、従ってＮ×Ｍ＝Ｒ×Ｋ×Ｌとなっており、各
行が各電流源のＭ／（Ｒ×Ｌ）個のマトリックス要素を
有し、各列が各電流源のＭ／（Ｋ×Ｌ）個のマトリック
ス要素を有し、この各電流源のマトリックス要素間の距
離は、この各電流源と関連するすべてのマトリックス要
素の面積中心がマトリックスのほぼ中心に位置するよう
にできるだけほぼ最大の距離となっていることを特徴と
する電流源回路。 ２、Ｎビットのデジタル入力信号のＭビット（Ｍ≦Ｎ）
を変換するＭ個の互いにほぼ等しい電流を発生する電流
源回路を具え、Ｎビットのデジタル入力信号をアナログ
出力信号に変換するデジタル−アナログ変換器において
、このデジタル−アナログ変換器が請求項１に記載の電
流源回路を具えていることを特徴とするデジタル−アナ
ログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800370 | 1988-02-16 | ||
| NL8800370 | 1988-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01245718A true JPH01245718A (ja) | 1989-09-29 |
| JP2774126B2 JP2774126B2 (ja) | 1998-07-09 |
Family
ID=19851787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031245A Expired - Lifetime JP2774126B2 (ja) | 1988-02-16 | 1989-02-13 | 電流源回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4864215A (ja) |
| EP (1) | EP0332240B1 (ja) |
| JP (1) | JP2774126B2 (ja) |
| KR (1) | KR970007354B1 (ja) |
| DE (1) | DE68911716T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8803627D0 (en) * | 1988-02-17 | 1988-03-16 | Data Conversion Systems Ltd | Digital to analogue converter |
| US4967140A (en) * | 1988-09-12 | 1990-10-30 | U.S. Philips Corporation | Current-source arrangement |
| JP2597712B2 (ja) * | 1989-05-22 | 1997-04-09 | 株式会社東芝 | ディジタル・アナログ変換器 |
| US5036322A (en) * | 1989-06-02 | 1991-07-30 | Analog Devices, Inc. | Digital-to-analog converters with improved linearity |
| JPH0775322B2 (ja) * | 1990-02-22 | 1995-08-09 | 富士通株式会社 | 半導体集積回路装置 |
| US5257039A (en) * | 1991-09-23 | 1993-10-26 | Eastman Kodak Company | Non-impact printhead and driver circuit for use therewith |
| US5760726A (en) * | 1996-08-23 | 1998-06-02 | Motorola, Inc. | Digital-to-analog converter with dynamic matching and bit splitting |
| US5949362A (en) * | 1997-08-22 | 1999-09-07 | Harris Corporation | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods |
| US6118398A (en) * | 1998-09-08 | 2000-09-12 | Intersil Corporation | Digital-to-analog converter including current sources operable in a predetermined sequence and associated methods |
| JP3725001B2 (ja) * | 2000-03-28 | 2005-12-07 | 株式会社東芝 | 選択回路、ｄ／ａ変換器及びａ／ｄ変換器 |
| JP3528958B2 (ja) * | 2000-06-28 | 2004-05-24 | 松下電器産業株式会社 | 電流加算型ｄａ変換器 |
| US7252964B2 (en) * | 2001-06-12 | 2007-08-07 | Institut De Recherche Pour Le Developpement (I.R.D.) | Isolated carotenoid biosynthesis gene cluster involved in canthaxanthin production and applications thereof |
| US6664909B1 (en) * | 2001-08-13 | 2003-12-16 | Impinj, Inc. | Method and apparatus for trimming high-resolution digital-to-analog converter |
| US6909389B1 (en) | 2002-06-14 | 2005-06-21 | Impinj, Inc. | Method and apparatus for calibration of an array of scaled electronic circuit elements |
| US6937178B1 (en) * | 2003-05-15 | 2005-08-30 | Linear Technology Corporation | Gradient insensitive split-core digital to analog converter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3995304A (en) * | 1972-01-10 | 1976-11-30 | Teledyne, Inc. | D/A bit switch |
| JPS56153832A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Digital to analog converter |
| NL8003948A (nl) * | 1980-07-09 | 1982-02-01 | Philips Nv | Digitaal-analoog omzetter. |
| CA1203318A (en) * | 1981-09-16 | 1986-04-15 | Brooktree Corporation | Apparatus for converting data between analog and digital values |
| US4587477A (en) * | 1984-05-18 | 1986-05-06 | Hewlett-Packard Company | Binary scaled current array source for digital to analog converters |
| NL8500086A (nl) * | 1985-01-16 | 1986-08-18 | Philips Nv | Digitaal-analoog omzetter. |
| US4701636A (en) * | 1986-05-29 | 1987-10-20 | National Semiconductor Corporation | Programming voltage control circuit for programmable array logic device |
-
1988
- 1988-05-12 US US07/193,382 patent/US4864215A/en not_active Expired - Fee Related
-
1989
- 1989-02-10 DE DE68911716T patent/DE68911716T2/de not_active Expired - Fee Related
- 1989-02-10 EP EP89200306A patent/EP0332240B1/en not_active Expired - Lifetime
- 1989-02-13 KR KR1019890001618A patent/KR970007354B1/ko not_active IP Right Cessation
- 1989-02-13 JP JP1031245A patent/JP2774126B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68911716T2 (de) | 1994-06-30 |
| KR900013726A (ko) | 1990-09-06 |
| EP0332240B1 (en) | 1993-12-29 |
| DE68911716D1 (de) | 1994-02-10 |
| JP2774126B2 (ja) | 1998-07-09 |
| KR970007354B1 (ko) | 1997-05-07 |
| EP0332240A1 (en) | 1989-09-13 |
| US4864215A (en) | 1989-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01245718A (ja) | 電流源回路 | |
| KR100530890B1 (ko) | 향상된선형성을가진커런트셀매트릭스를포함하는디지털-아날로그컨버터및관련방법. | |
| EP0322965B1 (en) | Digital-to-analog converter | |
| US6720898B1 (en) | Current source array for high speed, high resolution current steering DACs | |
| US4503421A (en) | Digital to analog converter | |
| EP0102609B1 (en) | Digital-analog converter | |
| US6346899B1 (en) | Analog current mode D/A converter using transconductors | |
| JPS5838029A (ja) | 高分解能デイジタル−アナログ変換器 | |
| US4814767A (en) | Sub-ranging A/D converter with flash converter having balanced input | |
| US4663610A (en) | Serial digital-to-analog converter | |
| JP3199115B2 (ja) | デジタル・アナログ変換回路 | |
| US5568145A (en) | MOS current source layout technique to minimize deviation | |
| US6317066B1 (en) | Layout arrangement of current sources in a current-mode digital-to-analog converter | |
| JPH01192223A (ja) | 電流源の循環制御を伴うデジタル−アナログ変換器 | |
| JPH01246921A (ja) | 電流源装置 | |
| JPH01296715A (ja) | デイジタル／アナログ変換器 | |
| US5453743A (en) | Two-dimensional symmetric thermometer matrix decoder of digital/analog converter | |
| US5731776A (en) | Analog-to-digital converter | |
| CA1243409A (en) | Apparatus for converting data between analog and digital values | |
| JPH04135323A (ja) | ディジタルアナログ変換回路 | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| JPS5923622A (ja) | デイジタルアナログ変換器 | |
| US5455580A (en) | Circuit device utilizing a plurality of transistor pairs | |
| TW437179B (en) | Arrangement of current source layout for current type digital analog converter | |
| SU1543546A1 (ru) | Цифроаналоговый преобразователь |