JPH01296715A - デイジタル／アナログ変換器 - Google Patents

デイジタル／アナログ変換器

Info

Publication number
JPH01296715A
JPH01296715A JP1035996A JP3599689A JPH01296715A JP H01296715 A JPH01296715 A JP H01296715A JP 1035996 A JP1035996 A JP 1035996A JP 3599689 A JP3599689 A JP 3599689A JP H01296715 A JPH01296715 A JP H01296715A
Authority
JP
Japan
Prior art keywords
digital
analog converter
current sources
cells
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1035996A
Other languages
English (en)
Inventor
Alexander W Vogt
アレキサンダー　ウィリアム　ヴォークト
Ian J Dedic
イーアン　ユーソウ　ディデック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marconi Electronic Devices Ltd
Original Assignee
Marconi Electronic Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Electronic Devices Ltd filed Critical Marconi Electronic Devices Ltd
Publication of JPH01296715A publication Critical patent/JPH01296715A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分野 本発明はディジタル／アナログ変換器に関する。
例えば、ビデオ分野のための高速ディジタル／アナログ
変換器は、全部がその出力を変換器の出力に共通に接続
されたほぼ同一の電流源から成るプレイすなわちマトリ
ックスを備えることができる。ディジタルデコード回路
は、幾つの電源が、どのディジタルコード化入力信号に
応答して動作に入り、適切な振幅の全アナログ出力電流
を発生するようになるかを判定するのに利用される。デ
コード回路はマトリックスの各を源がアクセスでれるよ
うにして置かなければならない。
このマトリックスは各々が局部デコード、制御回路およ
び電流源から成る１組のセルから成り、そしてこれらの
セルはコラムとロウのデコード回路によってアドレスす
ることができる。
（ロ）従来の技術と間顆点 この形式の既知のデコーダは、ディジタル信号入力とそ
れぞれの電流源との間の種々のデコード経路における別
々の遅延の影響を受けており、そのために電流源は別々
の時間にスイッチオンあるいはオフするので、問題全解
決する入力コードと、入力コードに依存する出力過渡と
の間の遷移中の出力路上にエラーを生ずる。
Ｈ発明の目的と構成 本発明は従来技術におけるエラーおよび過渡状態を低減
することにある。
本発明の特徴によれば、各々が所定の振幅を有する電流
を共通の出力路に選択的に供給するよう配置された複数
の電流源および、変換器に対するディジタルコード化入
力信号によって表わきれる値に依存するそれぞれの数の
前記電流源全作動する手段を備えるディジタル／アナロ
グ変換器において、前記電流源の各々に関連してそのよ
うに作動された前記電源の全部をほぼ同時に動作させる
手段が設けられている。
本発明の別の特徴によれば、ディジタル／アナログ変換
器は名々が各自の電流源と各自の切替え手段を含み、前
記電流源の各々は各自の切替え手段の動作時に、所定振
幅の電流を共通の出力路に選択的に供給するよう配置さ
れており、さらに変換器へのディジタルコード化入力信
号によって表わされる値に応答する複数の前記電流源を
選択的に作動する手段を含むセルのマトリックスからな
っている。
変換器は、各々が前記電流源の１つおよび、それによっ
て各自の電流源が動作に入る各自の切替え手段を備える
セルのアレーすなわちマトリックスから構成することが
できる。各セルはまた、各自の電流源が適切なディジタ
ルコード化入力信号に応答して、それによって作動する
各自のデコード手段を含むこともできる。
に）実施例 次に、本発明によるディジタル／アナログ変換器を添付
の図面を参照して説明する。
第１図では、変換器は、入力路３上のディジタルコード
化入力信号に応答して、アレイすなわちマトリックス４
における幾つかの電流源（図示されていない）を動作さ
せて、ディジタルコード化入力信号によって表わされる
値に依存する振幅の電流を出力路５上に発生するコラム
デコード手段１とロウデコード手段２を備えている。マ
トリックス４は例えば、各々が電流源を含んで、６ビツ
ト線形コ一ド化入力信号のディジタル／アナログ変換を
可能にする６４のセル（図示されていない）から構成す
ることができる。
第２図では、各セルは局部デコード回路６、スイッチ駆
動回路７および電流源８を備えている。図示されている
ように、デコード回路６ば１コラムアドレスビツトとそ
の逆、および２０ウアドレスビツトとそれらの逆とに応
答して、１対の交差結合ｎチャネル装置９と１０の条件
全設定する。
１コ一ド化入力信号と次の信号間の遷移中、ロウとコラ
ムおよび局部のデコード回路が整定している間、１対の
直列ｎチャネル装置１１と１２は、経路１３によってマ
トリックスの全セルに共通に与えられた制御信号によっ
て非導通条件に切替えられ、そして半ラツチ回路１４は
電流源８をその存在状態に保持する。デコード回路が一
旦、整定すると、全セルの装置１１と１２は経路１６に
よってほぼ同時に導通され、それによって全セルの半ラ
ツチ１４と電流源８は、新規デイジメルコード化入力信
号によって必要とされる条件にほぼ同時に切替えられる
。
第２図に示される回路の組合わせは、最低数のｎチャネ
ル装置とｎ−ｐ交差点、コンパクトな配列および制御と
デコード経路への最小容量ロードを備える構造を生成す
る。
特定ロウまたは特定コラムを選珂する信号を挿入するこ
とによって特異的非線形性は失なわれるが、統合的非線
形性を低減することができる。例えば、１．２．３．４
．５．６．７．８の順序でロウを選択する代りに、それ
らは４．５．３．６．２゜７、１．８の順序に選択する
ことができ、そしてコラムについても同様である。この
挿入によって、マトリックスにおける特性の勾配の影響
を低減させる。それはまた、個別の電流源を無作為に選
択することと考えることができる。
（ホ）発明の効果 全電流源を共に切換えることによって、一般にコード依
存ではないエラーおよび過渡状態を最小にする結果とな
る。
図示されるように、電流源は必要な電流およびその逆す
なわち相補的電流を発生し、後者はダミー負荷に与えら
れて、電源への電流のロードを安定させる。
【図面の簡単な説明】
第１図は変換器の構成図、および第２図は第１図の変換
器の一部を概略的に示す。 図中、１はコラムデコード手段、２はロウデコード手段
、４はマトリックス、６は局部デコード回路、７はスイ
ッチ駆動回路、８は電流源、９と１０はｎチャネル装置
、１１と１２はｎチャネル装置、１４ｉ’ｊ：半ラツチ
回路をそれぞれ示す。 特許出願人　　マーコニ　エレクトロ二ックテイヴアイ
シス　リミテッド 代　理　人　飯　１）伸　行、　　： じ−）−，１ 図面の浄書（内容に変更なし） 手続補正書（方式） １．事件の表示 特願平　１−３５９９６　　号 事件との関係　　　特許出願人 名称　マーコニ　エレクトロニック　ディヴアイシスリ
ミテッド ４、代　理　人 ６、補正の対象

Claims (6)

    【特許請求の範囲】
  1. （１）各々が所定振幅の電流を共通の出力路に選択的に
    供給するように配置された複数の電流源と、変換器への
    ディジタルコード化入力信号によつて表わされる値に依
    存するそれぞれの数の前記電流源を作動する手段とを備
    えるディジタル／アナログ変換器において、前記電流源
    の各各に関連して、そのように作動された前記電流源の
    全部をほぼ同時に動作させる手段が備えられていること
    を特徴とする前記ディジタル／アナログ変換器。
  2. （２）特許請求の範囲第１項記載のディジタル／アナロ
    グ変換器であつて、各々が前記電流源の１つと、それぞ
    れの電流源がそれによつて動作に入る各自の切替え手段
    とを含むセルのアレイすなわちマトリックスを備えてい
    ることを特徴とする前記ディジタル／アナログ変換器。
  3. （３）特許請求の範囲第２項記載のディジタル／アナロ
    グ変換器において、各セルは、それぞれの電流源が適切
    なディジタルコード化入力信号に応答してそれによつて
    作動され得る各自のデコード手段を含んでいることを特
    徴とする前記ディジタル／アナログ変換器。
  4. （４）ディジタル／アナログ変換器であつて、各各が、
    各自の電流源と各自の切替え手段とを含み、前記電流源
    の各々は所定の振幅の電流を各自の切替え手段の動作時
    に共通の出力路に選択的に供給するよう配置されており
    、かつ前記変換器へのディジタルコード化入力信号によ
    つて表わされる値に依存する複数の前記電流源を選択的
    に作動する手段を含むセルのマトリックスを備えている
    ことを特徴とする前記ディジタル／アナログ変換器。
  5. （５）特許請求の範囲第４項記載のディジタル／アナロ
    グ変換器において、前記マトリックスのセルをロウ（行
    ）とコラム（列）でアドレスして前記複数の電流源を作
    動する手段が備えられていることを特徴とする前記ディ
    ジタル／アナログ変換器。
  6. （６）特許請求の範囲第５項記載のディジタル／アナロ
    グ変換器において、マトリックスの各セルは少なくとも
    ２つのロウとコラムのアドレス信号に応答して、各自の
    電流源を選択的に作動する手段を含んでいることを特徴
    とする前記ディジタル／アナログ変換器。
JP1035996A 1988-02-15 1989-02-15 デイジタル／アナログ変換器 Pending JPH01296715A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8803431 1988-02-15
GB888803431A GB8803431D0 (en) 1988-02-15 1988-02-15 Digital to analogue convertors

Publications (1)

Publication Number Publication Date
JPH01296715A true JPH01296715A (ja) 1989-11-30

Family

ID=10631711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1035996A Pending JPH01296715A (ja) 1988-02-15 1989-02-15 デイジタル／アナログ変換器

Country Status (4)

Country Link
US (1) US5105193A (ja)
EP (1) EP0330367A3 (ja)
JP (1) JPH01296715A (ja)
GB (2) GB8803431D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590967A (ja) * 1991-09-25 1993-04-09 Sharp Corp デイジタル／アナログ変換器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04329025A (ja) * 1991-04-30 1992-11-17 Toshiba Corp Ｄ／ａコンバータ
KR930009431B1 (ko) * 1991-12-31 1993-10-04 현대전자산업주식회사 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기
US5361068A (en) * 1993-04-02 1994-11-01 National Semiconductor Corporation Low-current digital-to-analog converter
US5600319A (en) * 1994-11-01 1997-02-04 Ylsi Technology, Inc. Thermometric-to-digital-to-analog converter occupying reduced chip area
US5748127A (en) * 1995-12-22 1998-05-05 Cirrus Logic, Inc. Two cascoded transistor chains biasing DAC current cells
US5689257A (en) 1996-01-05 1997-11-18 Analog Devices, Inc. Skewless differential switch and DAC employing the same
US6160507A (en) * 1996-05-13 2000-12-12 Texas Instruments Incorporated Current bit cell and switched current network formed of such cells
US6191719B1 (en) * 1997-08-25 2001-02-20 Broadcom Corporation Digital to analog converter with reduced ringing
GB2341287B (en) * 1998-09-04 2002-12-31 Fujitsu Ltd Jitter reduction
SE519578C2 (sv) * 1999-09-28 2003-03-18 Ericsson Telefon Ab L M D/A-omvandlingsförfarande och D/A-omvandlare
SE518113C2 (sv) 2000-03-06 2002-08-27 Ericsson Telefon Ab L M Metod och anordning för att förbättra strömstyrande D/A- omvandling
EP1465348B1 (en) * 2003-03-31 2007-04-11 AMI Semiconductor Belgium BVBA Current DAC with a two-dimensional matrix decoder

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338592A (en) * 1980-02-11 1982-07-06 Hybrid Systems Corporation High accuracy digital-to-analog converter and transient elimination system thereof
JPS56153832A (en) * 1980-04-30 1981-11-28 Nec Corp Digital to analog converter
JPS59132231A (ja) * 1983-01-18 1984-07-30 Nec Corp アナログ−デイジタル変換器
JPS59193621A (ja) * 1983-04-18 1984-11-02 Toshiba Corp デジタル−アナログ変換回路
EP0135274A3 (en) * 1983-08-12 1987-12-16 Trw Inc. Digital-to-analog converter
JPS6188619A (ja) * 1984-09-28 1986-05-06 シーメンス、アクチエンゲゼルシヤフト Ｄ‐ａ変換器
FR2582173B1 (fr) * 1985-05-14 1987-06-26 Labo Electronique Physique Circuit integre de conversion numerique-analogique n/a muni d'un dispositif de reduction de pics de commutation
US4635038A (en) * 1985-11-08 1987-01-06 Advanced Micro Devices, Inc. CMOS-transistor-based digital-to-analog converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590967A (ja) * 1991-09-25 1993-04-09 Sharp Corp デイジタル／アナログ変換器

Also Published As

Publication number Publication date
EP0330367A3 (en) 1992-09-16
GB8803431D0 (en) 1988-03-16
GB2215925A (en) 1989-09-27
EP0330367A2 (en) 1989-08-30
US5105193A (en) 1992-04-14
GB2215925B (en) 1991-12-18
GB8903435D0 (en) 1989-04-05

Similar Documents

Publication Publication Date Title
US5198814A (en) Digital-to-analog converter with conversion error compensation
US5969657A (en) Digital to analog converter
EP0102609B1 (en) Digital-analog converter
JPH01296715A (ja) デイジタル／アナログ変換器
EP0930717A3 (en) Thermometer coding circuitry
JPH08237128A (ja) 抵抗の数が減じられたデジタル・アナログ変換器
JPS6189721A (ja) 組合せ論理発生回路
US4663610A (en) Serial digital-to-analog converter
US5568145A (en) MOS current source layout technique to minimize deviation
US4910514A (en) D/A converter
JPH01192223A (ja) 電流源の循環制御を伴うデジタル−アナログ変換器
US7046181B2 (en) 2n-1 Shuffling network
JP2598138B2 (ja) Ｄ／ａ変換器
US6922162B2 (en) Current source blocks in monotonic precise current DAC
KR20020064321A (ko) 디지털/아날로그 변환기
WO2003055076A3 (en) Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter
JPH04135323A (ja) ディジタルアナログ変換回路
US7705762B2 (en) Voltage random access memory (VRAM)
JPS60102027A (ja) デイジタルアナログ変換器
US4411009A (en) Digital dual half word or single word position scaler
JPH0575456A (ja) Ａ／ｄ変換器
SU1163314A1 (ru) Стабилизатор посто нного тока
JP2874415B2 (ja) ディジタルアナログ変換装置
JPS5612121A (en) D-a converter
SU984045A1 (ru) Многоканальный коммутатор функциональных нагрузок