JPH01243567A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPH01243567A JPH01243567A JP63069523A JP6952388A JPH01243567A JP H01243567 A JPH01243567 A JP H01243567A JP 63069523 A JP63069523 A JP 63069523A JP 6952388 A JP6952388 A JP 6952388A JP H01243567 A JPH01243567 A JP H01243567A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- groove
- semiconductor device
- resin
- moistureproofness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 5
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プラスチックパッケージ(樹脂封止型)半導
体装置における耐湿性を向上させるためにリードフレー
ムの特に効果的な溝形状に関するものである。
体装置における耐湿性を向上させるためにリードフレー
ムの特に効果的な溝形状に関するものである。
従来の樹脂封止半導体装置における耐湿性向上技術につ
いては、特開昭61−2181500公報等に記載され
ている。
いては、特開昭61−2181500公報等に記載され
ている。
すなわち、第6図乃至第8図に示すように耐湿性向上溝
5を外部リード2に直角に入れている。
5を外部リード2に直角に入れている。
樹脂体3に接するリードの表面に溝5を設けることによ
り外部からの水分6をせき止める効果がある。
り外部からの水分6をせき止める効果がある。
上記した従来技術では、溝部を設げたリード部分の断面
積が極端に減少し、そのためリードの機械的強度も落ち
る。このために溝の深さをあまり深くすることができず
、水をせき止める効果が充分に得られなかった。
積が極端に減少し、そのためリードの機械的強度も落ち
る。このために溝の深さをあまり深くすることができず
、水をせき止める効果が充分に得られなかった。
本発明の目的は、水をせき止める効果が大きく、しかも
リードの強度が損われない溝をリードに設ける技術を提
供するととKある。
リードの強度が損われない溝をリードに設ける技術を提
供するととKある。
上記目的は、耐湿性向上のための溝をリード方向に対し
斜めに入れることにより達成される。
斜めに入れることにより達成される。
耐湿性向上用の溝をリードに対し斜め方向に入れること
によりリード断面積の減少を極力おさえることができ、
従来程度のリード強度を有し、しかも深く広い溝を作る
ことが可能となる。このことにより耐湿性は向上する。
によりリード断面積の減少を極力おさえることができ、
従来程度のリード強度を有し、しかも深く広い溝を作る
ことが可能となる。このことにより耐湿性は向上する。
以下図面を参照し説明する。
第1図乃至第2図は本発明の一実施例の半導体装置の一
部断面図である。
部断面図である。
lは半導体素子(チップ)、2は外部リード、3は樹脂
成形体(パッケージ)である。
成形体(パッケージ)である。
外部リードの内端はワイヤ4を介して半導体素子の電極
に電気的に接続され、外端は樹脂の外部に露出する。
に電気的に接続され、外端は樹脂の外部に露出する。
5は耐湿向上用の溝であって、リード方向(X−X)に
対し斜めの角度、たとえば#−30’〜45゜の方向に
溝をあけである。溝の形は第2図に示すように一方向に
設けるか、第3図に他の実施例で示すように7字状に形
成する。溝の断面形状は、第4図に示すようにV溝、あ
るいは第5図に示すように角溝、その他の変形溝とする
。
対し斜めの角度、たとえば#−30’〜45゜の方向に
溝をあけである。溝の形は第2図に示すように一方向に
設けるか、第3図に他の実施例で示すように7字状に形
成する。溝の断面形状は、第4図に示すようにV溝、あ
るいは第5図に示すように角溝、その他の変形溝とする
。
このような斜め方向に形成された溝は従来の直角型溝に
比して溝の断面積が広くなる。
比して溝の断面積が広くなる。
すなわち、従来の耐湿性向上溝は、第6図乃至第8図に
示す形状をしており、幅0.2.深さ0.1程度とすれ
ば、これと同程度の強度を第2図、第3図に示す形状で
得ようとすると、幅0.35.深さ0.17程度の耐湿
性向上溝が可能となる。
示す形状をしており、幅0.2.深さ0.1程度とすれ
ば、これと同程度の強度を第2図、第3図に示す形状で
得ようとすると、幅0.35.深さ0.17程度の耐湿
性向上溝が可能となる。
実際に応力が働いた場合、第2図、第3図で示す耐湿性
向上溝下部にて集中応力が発生するのに対し、第6図に
示す直角方向溝ではほとんど集中応力が発生しない。本
発明ではさらに大きい耐湿性向上溝が可能となる。
向上溝下部にて集中応力が発生するのに対し、第6図に
示す直角方向溝ではほとんど集中応力が発生しない。本
発明ではさらに大きい耐湿性向上溝が可能となる。
このように本発明では溝が大きくできること暖(リード
表面積がふえる)でレジンとリードとの密着性も向上す
ると考えられる。
表面積がふえる)でレジンとリードとの密着性も向上す
ると考えられる。
さらに、リード上面から浸入した水は、耐湿性向上溝に
入り、溝にそってパッケージ手前側に戻す作用効果もあ
る。
入り、溝にそってパッケージ手前側に戻す作用効果もあ
る。
本発明によれば、リードの強度を保ちながら今までの技
術では製作不可能であった大きい耐湿性向上溝が得られ
るので、今までにない効果的な耐湿性向上溝が得られる
。
術では製作不可能であった大きい耐湿性向上溝が得られ
るので、今までにない効果的な耐湿性向上溝が得られる
。
填1図乃至第2図は本発明の一実施例を示し、このうち
、第1図は半導体装置の一部縦(正面)断面図、第2図
は同横(平面)断面図である。 第3図乃至第5図は本発明の他の実施例を示し、このう
ち、第3図は半導体装置の一部横(平面)断面図、第4
図及び第5図は同側面断面図である。 第6図乃至第8図は従来例を示し、このうち第6図は半
導体装置の一部横(平面)断面図、第7図は同縦(正面
)断面図、第8図は同側面断面図である。 1・・・半導体チップ、2・・・外部リード、3・・・
樹脂成形体(パッケージ)、4・・・ワイヤ、5・・・
溝(耐湿性向上溝)、6・・・水分。 第 1 図 2 (715区リート・′) 第2図 第 3 図 第 4 図 、S。 第5図 第6図 第 7 図 第8図
、第1図は半導体装置の一部縦(正面)断面図、第2図
は同横(平面)断面図である。 第3図乃至第5図は本発明の他の実施例を示し、このう
ち、第3図は半導体装置の一部横(平面)断面図、第4
図及び第5図は同側面断面図である。 第6図乃至第8図は従来例を示し、このうち第6図は半
導体装置の一部横(平面)断面図、第7図は同縦(正面
)断面図、第8図は同側面断面図である。 1・・・半導体チップ、2・・・外部リード、3・・・
樹脂成形体(パッケージ)、4・・・ワイヤ、5・・・
溝(耐湿性向上溝)、6・・・水分。 第 1 図 2 (715区リート・′) 第2図 第 3 図 第 4 図 、S。 第5図 第6図 第 7 図 第8図
Claims (1)
- 【特許請求の範囲】 1、半導体素子を樹脂成形体により封止して成る半導体
装置であって、上記素子に接続された外部リードの樹脂
に接する部分にリード方向に斜めに溝を形成してあるこ
とを特徴とする樹脂封止半導体装置。 2、上記溝は上面からみてV字状に形成されている請求
項1に記載の樹脂封止半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63069523A JPH01243567A (ja) | 1988-03-25 | 1988-03-25 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63069523A JPH01243567A (ja) | 1988-03-25 | 1988-03-25 | 樹脂封止半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01243567A true JPH01243567A (ja) | 1989-09-28 |
Family
ID=13405167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63069523A Pending JPH01243567A (ja) | 1988-03-25 | 1988-03-25 | 樹脂封止半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01243567A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834837A (en) * | 1997-01-03 | 1998-11-10 | Lg Semicon Co., Ltd. | Semiconductor package having leads with step-shaped dimples |
JP2011086815A (ja) * | 2009-10-16 | 2011-04-28 | Tdk Corp | 電気化学デバイス及びその製造方法 |
US8435669B2 (en) | 2009-10-08 | 2013-05-07 | Tdk Corporation | Electro-chemical device and method for manufacturing the same |
-
1988
- 1988-03-25 JP JP63069523A patent/JPH01243567A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834837A (en) * | 1997-01-03 | 1998-11-10 | Lg Semicon Co., Ltd. | Semiconductor package having leads with step-shaped dimples |
US8435669B2 (en) | 2009-10-08 | 2013-05-07 | Tdk Corporation | Electro-chemical device and method for manufacturing the same |
JP2011086815A (ja) * | 2009-10-16 | 2011-04-28 | Tdk Corp | 電気化学デバイス及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60195957A (ja) | リ−ドフレ−ム | |
WO2013039052A1 (ja) | パッケージ及び発光装置 | |
JPH01243567A (ja) | 樹脂封止半導体装置 | |
GB2043343A (en) | Semiconductor device | |
EP0102988B1 (en) | Integrated circuit lead frame | |
JPS6364351A (ja) | リ−ドフレ−ム | |
JPH0223640A (ja) | 樹脂封止型半導体装置 | |
JPH0233961A (ja) | リードフレーム | |
JPS6178149A (ja) | 半導体装置 | |
JPS611042A (ja) | 半導体装置 | |
JP2000164949A (ja) | ホールセンサ | |
US20030234446A1 (en) | Flat leadframe for a semiconductor package | |
JPS61244053A (ja) | リ−ドフレ−ム | |
JP2003197828A (ja) | 樹脂封止型半導体装置 | |
JPS6195559A (ja) | リ−ドフレ−ム及びそれを用いた半導体装置 | |
JPH0135478Y2 (ja) | ||
JPS62183150A (ja) | 半導体装置 | |
JP2542274Y2 (ja) | 半導体装置 | |
JPS60161643A (ja) | 半導体装置 | |
JPH0526762Y2 (ja) | ||
JPH02201946A (ja) | 半導体装置 | |
KR100226773B1 (ko) | 반도체 소자의 패키지 | |
JPH0642348Y2 (ja) | 半導体装置 | |
JP2841831B2 (ja) | チップキャリア | |
KR200244924Y1 (ko) | 반도체패키지 |