JPH01241198A - フラットパッケージ型素子の半田付け方法 - Google Patents
フラットパッケージ型素子の半田付け方法Info
- Publication number
- JPH01241198A JPH01241198A JP6871988A JP6871988A JPH01241198A JP H01241198 A JPH01241198 A JP H01241198A JP 6871988 A JP6871988 A JP 6871988A JP 6871988 A JP6871988 A JP 6871988A JP H01241198 A JPH01241198 A JP H01241198A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- cream solder
- solder
- type element
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 38
- 239000006071 cream Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 3
- 230000008018 melting Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 abstract description 5
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はフラットパッケージ型素子（以下ＦＰ型素子）
の半田付は方法に係り、特にＦＰ型素子のリードピンと
このＦＰ型素子を搭載する基板のアウトリードバットと
の半田付は方法に関する。
の半田付は方法に係り、特にＦＰ型素子のリードピンと
このＦＰ型素子を搭載する基板のアウトリードバットと
の半田付は方法に関する。
（従来の技術）
電子機器類の小型化などに伴い、ＦＰ型電子部品たとえ
ばＦＰ型ＩＣ素子を基板、たとえばセラミックス基板に
搭載ないし実装した構成の高密度実装回路板が実用化さ
れている。ところでこの種の実装回路板の構成において
は、一般に前記ＦＰ型素子の実装は次のように行われて
いる。すなわちＦＰ型素子の各リードピンが、対応する
基板上のアウトリードパットとそれぞれ対接するように
前記ＦＰ型素子を基板上に先ず配置する。次いで前記リ
ードピン上を横切ってクリーム半田を供給、被着させて
から、半田付けすべきリードピンとアウトリードバット
との対接部をたとえばレーザビームで照射し、前記クリ
ーム半田を溶融させて互いに対接するリードピンとアウ
トリードバットとを半田付けし、もってＦＰ型素子を基
板上に固定、実装している。
ばＦＰ型ＩＣ素子を基板、たとえばセラミックス基板に
搭載ないし実装した構成の高密度実装回路板が実用化さ
れている。ところでこの種の実装回路板の構成において
は、一般に前記ＦＰ型素子の実装は次のように行われて
いる。すなわちＦＰ型素子の各リードピンが、対応する
基板上のアウトリードパットとそれぞれ対接するように
前記ＦＰ型素子を基板上に先ず配置する。次いで前記リ
ードピン上を横切ってクリーム半田を供給、被着させて
から、半田付けすべきリードピンとアウトリードバット
との対接部をたとえばレーザビームで照射し、前記クリ
ーム半田を溶融させて互いに対接するリードピンとアウ
トリードバットとを半田付けし、もってＦＰ型素子を基
板上に固定、実装している。
（発明が解決しようとする課８）
しかしながら、上記ＦＰ型素子のリードビンと基板上の
アウトリードパットとの半田付けにおいては、次のよう
な不都合な問題がある。すなわちＦＰ型素子のリードピ
ンの間隔がたとえば０．５ｍｍ以上と比較的広い場合に
は前記リードビン間に半田ボールが残存することが往々
にしである。従って、前記リードピンとアウトリードパ
ットとの半田付けを確実に行い難かったり、リードビン
間の短絡を招来し易いなどの不都合があった。
アウトリードパットとの半田付けにおいては、次のよう
な不都合な問題がある。すなわちＦＰ型素子のリードピ
ンの間隔がたとえば０．５ｍｍ以上と比較的広い場合に
は前記リードビン間に半田ボールが残存することが往々
にしである。従って、前記リードピンとアウトリードパ
ットとの半田付けを確実に行い難かったり、リードビン
間の短絡を招来し易いなどの不都合があった。
［発明の構成］
（課題を解決するための手段）
本発明は、前記ＦＰ型素子の各リードピンと基板上の対
応するアウトリードパットとの半田付けにあたり、クリ
ーム半田の使用量（被着量）を低減ないし制御するとと
もに、リードビン間への被着を回避し、所要の半田付は
後において、上記リードビン間に半田付けが残留するこ
とのないようにクリーム半田の被着に転写法を用い、か
つそのクリーム半田を、ＦＰ型素子のリードピンの被半
田付は面に選択的に行なうことを骨子とする。
応するアウトリードパットとの半田付けにあたり、クリ
ーム半田の使用量（被着量）を低減ないし制御するとと
もに、リードビン間への被着を回避し、所要の半田付は
後において、上記リードビン間に半田付けが残留するこ
とのないようにクリーム半田の被着に転写法を用い、か
つそのクリーム半田を、ＦＰ型素子のリードピンの被半
田付は面に選択的に行なうことを骨子とする。
（作 用）
上記のごとく、本発明方法によればＦＰ型素子のリード
ピンと、基板上のアウトリードパットとの半田付けにお
いて、比較的少量のクリーム半田が前記リードピンの被
半田付は面にのみ被着しである。従って、加熱半田付は
操作において、前記半田付けに関与するクリーム半田は
リードビン間に流出残存して半田ボールを残留するよう
なことは全面的になくなる。
ピンと、基板上のアウトリードパットとの半田付けにお
いて、比較的少量のクリーム半田が前記リードピンの被
半田付は面にのみ被着しである。従って、加熱半田付は
操作において、前記半田付けに関与するクリーム半田は
リードビン間に流出残存して半田ボールを残留するよう
なことは全面的になくなる。
（実施例）
以下本発明の実施例を記載する。
先ず離型性のよい基材面上に、たとえばスクリーン印刷
法を用いて、実装ないし搭載しようとするＦＰ型素子の
リードピンの接続面（被半田付は面）のパターンと同じ
パターンでクリーム半田を印刷する。次いで前記の実装
するＦＰ型素子をＸＹＺ方向に移動可能なピックアップ
にて保持し、前記クリーム半田パターン上に移動し、位
置合わせした後ピックアップに保持させたＦＰ型素子を
前記基材面側に押圧して各リードビン下面、つまり被半
田付は面にクリーム半田を選択的に転写被着する。この
クリーム半田の転写被着において要すれば前記基材を加
熱などし転写し易いようにする。かくして、ＦＰ型素子
の各リードピンの被半田付は面にクリーム半田を予め転
写被着した後、このＦＰ型素子を所定のセラミックス基
板上に、リードピンとアウトリードパットを互いに位置
合わせして配置する。しかる後、前記セラミックス基板
上に配置したＦＰ型素子のリードピンの被半田付は部を
横切るようにレーザビームを照射、走査して前記転写被
着させたクリーム半田を溶融させることによって互いに
対応（対接）するリードピンとアウトリードパットとの
半田付けが達成される。つまり、互いに対接するＦＰ型
素子の各リードピンと基板上のアウトリードパットとの
間には選択的にクリーム半田が介在しているため、上記
加熱処理によって容易かつ確実な半田付けがなされる。
法を用いて、実装ないし搭載しようとするＦＰ型素子の
リードピンの接続面（被半田付は面）のパターンと同じ
パターンでクリーム半田を印刷する。次いで前記の実装
するＦＰ型素子をＸＹＺ方向に移動可能なピックアップ
にて保持し、前記クリーム半田パターン上に移動し、位
置合わせした後ピックアップに保持させたＦＰ型素子を
前記基材面側に押圧して各リードビン下面、つまり被半
田付は面にクリーム半田を選択的に転写被着する。この
クリーム半田の転写被着において要すれば前記基材を加
熱などし転写し易いようにする。かくして、ＦＰ型素子
の各リードピンの被半田付は面にクリーム半田を予め転
写被着した後、このＦＰ型素子を所定のセラミックス基
板上に、リードピンとアウトリードパットを互いに位置
合わせして配置する。しかる後、前記セラミックス基板
上に配置したＦＰ型素子のリードピンの被半田付は部を
横切るようにレーザビームを照射、走査して前記転写被
着させたクリーム半田を溶融させることによって互いに
対応（対接）するリードピンとアウトリードパットとの
半田付けが達成される。つまり、互いに対接するＦＰ型
素子の各リードピンと基板上のアウトリードパットとの
間には選択的にクリーム半田が介在しているため、上記
加熱処理によって容易かつ確実な半田付けがなされる。
なお、上記の実施例においては、基板としてセラミック
ス基板を用いたが、ガラス系やメタルコア系の基板でも
よいし、また半田付けの加熱源もレーザビームに限らず
赤外線など他の熱線でもよい。
ス基板を用いたが、ガラス系やメタルコア系の基板でも
よいし、また半田付けの加熱源もレーザビームに限らず
赤外線など他の熱線でもよい。
［発明の効果］
以上説明のごとく、本発明方法によれば、クリーム半田
の被着は転写法によるため被着量は必要最少銀となり、
クリーム半田の浪費が抑制ないし防止されるばかりでな
く、クリーム半田のリードビン間への流出も抑えられる
ため、リードビン間に半田ボールが残存することも全面
的に回避できる。しかも、前記半田付けするＦＰ型素子
の各リードピンと基板上のアウトリードとが互いに半田
付けされる面に予めかつ確実にクリーム半田を介在させ
であるため、それらの半田付けも確実かつ強固になされ
る。かくして、本発明方法はクリーム半田の節約、残留
半田ボールのないことによるリードビン間の短絡の恐れ
排除と製品の美観の良さなど多くの実用上の利点をもた
らすものと言える。
の被着は転写法によるため被着量は必要最少銀となり、
クリーム半田の浪費が抑制ないし防止されるばかりでな
く、クリーム半田のリードビン間への流出も抑えられる
ため、リードビン間に半田ボールが残存することも全面
的に回避できる。しかも、前記半田付けするＦＰ型素子
の各リードピンと基板上のアウトリードとが互いに半田
付けされる面に予めかつ確実にクリーム半田を介在させ
であるため、それらの半田付けも確実かつ強固になされ
る。かくして、本発明方法はクリーム半田の節約、残留
半田ボールのないことによるリードビン間の短絡の恐れ
排除と製品の美観の良さなど多くの実用上の利点をもた
らすものと言える。
Claims (1)
- フラット、パッケージ型素子を、そのフラットパッケー
ジ型素子のリードピンと基板上の対応するアウトリード
パットとが互いに対接するよう基板上に配置し、前記リ
ードピンとアウトリードパットとの対接部にクリーム半
田を被着し、前記クリーム半田を加熱溶融させてリード
ピンとアウトリードパットとを半田付けする方法におい
て、前記クリーム半田をフラットパッケージ型素子リー
ドピンの被半田付け面に転写被着させておくことを特徴
とするフラットパッケージ型素子の半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6871988A JPH01241198A (ja) | 1988-03-23 | 1988-03-23 | フラットパッケージ型素子の半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6871988A JPH01241198A (ja) | 1988-03-23 | 1988-03-23 | フラットパッケージ型素子の半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241198A true JPH01241198A (ja) | 1989-09-26 |
Family
ID=13381882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6871988A Pending JPH01241198A (ja) | 1988-03-23 | 1988-03-23 | フラットパッケージ型素子の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241198A (ja) |
-
1988
- 1988-03-23 JP JP6871988A patent/JPH01241198A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5271548A (en) | Method for applying solder to and mounting components on printed circuit boards | |
| JPH0715122A (ja) | 接合用フィルム構体および電子部品実装方法 | |
| JPH01241198A (ja) | フラットパッケージ型素子の半田付け方法 | |
| JPH09321425A (ja) | チップ状電子部品の実装方法 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JP3241525B2 (ja) | プリント配線板の表面実装方法 | |
| JPH11121531A (ja) | 電子部品の実装方法および実装装置 | |
| JPS59150665A (ja) | はんだ付け方法 | |
| JPH08167772A (ja) | 表面実装電子部品の予備はんだ付け方法 | |
| KR0185304B1 (ko) | 티씨피 집적회로의 실장장치 및 큐에프피 집적회로와 티씨피 집적회로의 실장방법 | |
| JPH05347473A (ja) | 配線基板 | |
| JP2644248B2 (ja) | 面実装型電子部品の半田付け方法 | |
| JPH07273438A (ja) | プリント配線板の製造方法 | |
| JPH0621147A (ja) | 電子部品の実装方法 | |
| JPH02101790A (ja) | 基板に対する電子部品の実装方法 | |
| JPH0722742A (ja) | プリント配線板の半田付け方法 | |
| JPS62102595A (ja) | レ−ザハンダ付け方法 | |
| JPH06132649A (ja) | 光ビームによるリード線のはんだ付け方法 | |
| JPH0750480A (ja) | 電子部品の半田付け方法 | |
| JPH03194994A (ja) | 表面装着用ｉｃパッケージの半田接続方法 | |
| JPH0443697A (ja) | ハンダ付け方法 | |
| JP2000022321A (ja) | ペースト層形成方法、電子部品搭載基板の製造方法 | |
| JPH01128590A (ja) | 半田供給用フィルムおよび半田付け方法 | |
| JPS5850743A (ja) | ボンデイング治具 |