JPH0123724B2

JPH0123724B2 -

Info

Publication number: JPH0123724B2
Application number: JP54119679A
Authority: JP
Inventors: Takehide Takemura
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1979-09-17
Filing date: 1979-09-17
Publication date: 1989-05-08
Also published as: JPS5643827A

Description

【発明の詳細な説明】本発明は機械的な位置、長さ等を電気信号に変
換するロータリーエンコーダ等のエンコーダより
取出される出力パルスを検出するためのパルス検
出回路に関するものである。

一般に、ロータリーエンコーダは第１図に示す
ように、エンコーダ本体１より突出した軸２の回
転によりその回転に対応したパルス信号Ａ，Ｂが
端子３，４より出力されるものであり、この端子
３，４より出力されるパルス信号Ａ，Ｂを計数す
ることにより軸２の回転角を知ることができる。
なお、第１図において、５は共通端子である。ま
た、このようなロータリーエンコーダにおいて、
軸２の１回転当りに出力されるパルス数を多くす
れば、軸２の回転角検出の精度が高くなることは
言うまでもないことである。

すなわち、測るべき物理量を回転運動に変換
し、その回転運動によりロータリーエンコーダの
軸２を回転させるようにしておけば、物理量の変
化を電気信号の変化に変換することができるので
あり、この変換された電気信号、すなわちパルス
数をIC化されたカウンタ等により計数するよう
にすれば、簡単で精度の高い測定ができるのであ
る。

ところで、このようなロータリーエンコーダよ
り取出されるパルス信号Ａ，Ｂは、第２図に示す
ように互いに位相のずれたパルスであり、この位
相のずれにより、第１図に示すロータリーエンコ
ーダの軸２が右回転したか、左回転したかの方向
の判別ができるのであるが、このような位相のず
れを検出して方向を判別した出力を取出すための
パルス検出回路として、従来は次のようなものが
あつた。

その１つは、第３図に示すように、アツプダウ
ンカウンタ６のクロツク入力端子CPとアツプダ
ウン入力端子UP／DOWNに入力する方法であ
る。すなわち、この従来の構成によれば、アツプ
ダウンカウンタ６はクロツク入力端子CPに入力
されるパルス信号Ａの立上りでカウントし、アツ
プダウン入力端子UP／DOWNに入力されるパル
ス信号Ｂのレベル、例えばハイレベル（以下、
“Ｈ”と略す）でアツプ状態となり、ローレベル
（以下、“Ｌ”と略す）でダウン状態となる。

このように、このアツプダウンカウンタ６を用
いた場合には、クロツク入力端子CP、アツプダ
ウン入力端子UP／DOWNにパルス信号Ａ，Ｂを
入力すると、第２図の右回転でダウンカウント
し、左回転でアツプカウントすることとなり、こ
のアツプダウンカウンタ６の計数値によりどちら
の方向にどの程度回転したかを知ることができ
る。

また、別の方法は、第４図に示すように左回転
すれば出力端子７より出力信号を出し、右回転す
れば出力端子８より出力信号を出し、その出力信
号を計数するようにしたものであり、
exclusiveORゲート９、ANDゲート１０，１１，
１２およびインバータ１３により構成している。
すなわち、exclusiveORゲート９とANDゲート
１０はパルス信号Ａの立上りを検出し、立下りで
ANDゲート１０の出力にパルス信号が出力され、
そしてこのパルス信号はパルス信号Ｂの状態によ
り、パルス信号Ｂが“Ｈ”であればANDゲート
１１からパルス信号が出力され、“Ｌ”であれば
ANDゲート１２からパルス信号が出力されるの
である。

しかしながら、このような従来の構成では、次
に述べる２つの大きな欠点が生じる。

その１つは、カウントミスが起こり易いことで
あり、一般に第１図に示すようなエンコーダは構
造によつて光学式、接点式等に分けられるが、い
ずれも出力信号として第２図に示すような理想的
な波形の出力信号を得ずことができず、必らず立
上り、立下りの接点の不安定等によるチヤタリン
グをさけることができない。このチヤタリングが
あると、例えば第３図に示すアツプダウンカウン
タ６のクロツク入力端子CPに必要以上のパルス
信号が入り、計数値が実際より多くなつてしま
う。このようなチヤタリングによるカウントミス
を防止するために、従来はコンデンサと抵抗とに
よる積分回路を用いることが考えられていたが、
エンコーダの出力信号の周期が一定に近い場合、
すなわち軸２の回転速度が一定の場合には、チヤ
タリング時間もほぼ一定になり、有効であるもの
の（チヤタリング時間は一般に周期が長くなれば
長くなり、周期が短かくなれば短かくなる）、周
期が一定しない場合、周期の長い状態の時に有効
となるように調整する（積分時定数を大きくす
る）と、周期が短かくなつた場合、応答特性が悪
くなり、カウントできなくなる。また、逆に周期
が短かい状態の時に有効となるように調整する
と、周期が長くなつた場合、チヤタリングを吸収
することができないのでカウントミスする可能性
が大きくなる。

また、別の大きな欠点は、回転の変化時点でカ
ウントミスをする可能性を持つていることであ
り、すなわち第５図に示すように矢印の方向に進
むと、パルス信号Ａの立上り点１４でカウントア
ツプし、次の立上り点で再びカウントアツプし、
そして次に方向を変えて進むと、パルス信号Ａの
立上り点１６でカウントダウンするということか
ら判るように、カウントアツプして方向を変えて
カウントダウンするまでにｍという長さ（回転
角）の誤差を伴うのである。また、点線で示すよ
うに点１６に達するまでに再度方向を変えると、
点１７でカウントアツプし、以後これを繰返す
と、誤差が大きくなる。

このように従来のパルス検出回路においては、
大きな欠点があり、正確なパルス検出を行なうと
いう点から早急に解決しなければならない問題で
あつた。

本発明はこのような従来の欠点を解消するため
に開発したものであり、以下本発明のパルス検出
回路について、第６図〜第１５図の図面を用いて
説明する。

第６図に本発明によるパルス検出回路の基本構
成を示しており、第６図において１８，２０はエ
ンコーダからの互いに位相のずれた２つのパルス
信号Ａ，Ｂそれぞれの立上りを検出する立上り検
出部、１９，２１は２つのパルス信号Ａ，Ｂそれ
ぞれの立下りを検出する立下り検出部、２２，２
３，２４，２５，２７，２８はANDゲート、２
６はこのANDゲート２２，２４の出力信号によ
りセツト、リセツトされるRSフリツプフロツプ
である。

前記立上り検出部１８，２０および立下り検出
部１９，２１は第７図ａ，ｂ，ｃに示すような動
作を行なう。すなわち、第７図ａに示すような入
力信号２９が入ると、立上り検出部１９，２０は
第７図ｂに示すように、入力信号２９の立上りで
パルス幅τ_Pのパルス信号３０を出力し、一方立下
り検出部１９，２１は第７図ｃに示すように、入
力信号２９の立下りでパルス幅τ_Pのパルス信号３
１を出力する。

次に、第６図に示すパルス検出回路の動作を第
８図を用いて説明する。なお、第８図のタイミン
グチヤートの中でＯの添字の番号は、第６図に示
す回路の各部の番号と対応している。

今、第８図に示すようなパルス信号Ａ，Ｂが入
力されると、立上り検出部１８の出力O₁₈は、パ
ルス信号Ａの立上り時間t₂でパルス信号を出力す
る。この時、パルス信号Ｂの立上りを検出する立
上り検出部２０の出力信号が入力されるANDゲ
ート２４の他方の入力端子には、パルス信号Ａが
入力されており、時間t₁ではパルス信号Ａは
“Ｌ”であるのでANDゲート２４からは出力信号
は出ない。

次に、時間t₂でパルス信号Ａが立上ると、立上
り検出部１８から出力信号が出され、またその立
上り検出部１８の出力信号が入力されるANDゲ
ート２２の出力は、この時パルス信号Ｂが“Ｈ”
であるので第８図のO₂₂のように出力信号が出力
され、これによつてRSフリツプフロツプ２６の
セツト端子Ｓに入力信号が入るのでRSフリツプ
フロツプ２６はセツトされ、出力端子Ｑは“Ｈ”
となる。

次に、時間t₃でパルス信号Ｂが立下ると、立下
り検出部２１から出力信号が出され、この時
ANDゲート２５はパルス信号Ａが“Ｈ”である
ため第８図のO₂₅に示すように出力信号が出され
る。この時、RSフリツプフロツプ２６の出力端
子Ｑは“Ｈ”であるのでANDゲート２８の出力
端子からは、第８図のO₂₈のようにパルス信号が
出される。

このようにパルス信号Ｂの立下りがくるごと
に、ANDゲート２８の出力端子からパルス信号
が出力され、そしてANDゲート２７からは出力
信号が出されない。また、これと同様に、時間t₄
でもO₂₈のように出力信号が出力される。

次に、時間t₅でエンコーダ回転方向が変ると、
パルス信号Ａ，Ｂの位相関係は逆になり、時間t₆
でパルス信号Ａが立上つても、パルス信号Ｂは
“Ｌ”であるので何の変化も起こらない。

次に、時間t₇でパルス信号Ｂが立上ると、パル
ス信号Ａは“Ｈ”であるので、RSフリツプフロ
ツプ２６のリセツト端子Ｒに入力信号が入り、第
８図のO₂₆のように出力端子Ｑは“Ｌ”となる。

次に、時間t₈でパルス信号Ａが立下ると、パル
ス信号Ｂは“Ｈ”であるので、ANDゲート２３
から出力信号が出され、そしてこの時RSフリツ
プフロツプ２６の出力端子Ｑは“Ｌ”であるので
出力端子は“Ｈ”となり（出力端子Ｑの反転）
ANDゲート２７から第８図のO₂₇のように出力信
号が出される。また、これと同様に、時間t₉でも
出力信号が出される。

このように、パルス信号Ａの立下りでANDゲ
ート２７の出力端子からパルス信号が出され、そ
してこの時ANDゲート２８からは何も出力され
ない。すなわち、パルス信号Ａ，Ｂの波形の遅れ
の方向によりANDゲート２７，２８のどちらか
から出力信号が出るので、これにより回転方向を
判別することができるのである。

ところで、時間t₁₀でチヤタリングのあるパル
ス信号Ａが入力されると、立上りの出力O₁₈は出
力されるが、パルス信号Ｂが“Ｌ”であるので何
も起こらない。また、時間t₁₁でも同じ結果とな
る。

次に、時間t₁₂でパルス信号Ｂが立上ると、こ
の時パルス信号Ａは“Ｈ”であり、RSフリツプ
フロツプ２６のリセツト端子Ｒに入力信号が入る
が、すでにリセツトされているので何も変化しな
い。また、時間t₁₃でパルス信号Ｂが立下ると、
ANDゲート２５から出力信号が出力されるが、
RSフリツプフロツプ２６の出力端子Ｑが“Ｌ”
であるので、ANDゲート２８から出力信号は出
されない。さらに、時間t₁₄で再びパルス信号Ｂ
が立上つても、時間t₁₂の場合と同様に何も起こ
らない。

そして、時間t₁₅でパルス信号Ａが立下ると、
パルス信号Ｂは“Ｈ”であり、RSフリツプフロ
ツプ２６の出力端子は“Ｈ”であるので、
ANDゲート２７の出力端子からパルス信号が出
力され、次に時間t₁₆で再びパルス信号Ａが立上
ると、パルス信号Ｂは“Ｈ”であるので、RSフ
リツプフロツプ２６のセツト端子Ｓに入力信号が
入力されてRSフリツプフロツプ２６がセツトさ
れ、さらに時間t₁₇でパルス信号Ａが立上ると、
パルス信号Ｂが“Ｈ”であるので、ANDゲート
２３から出力信号が出されるが、RSフリツプフ
ロツプ２６の出力端子は“Ｌ”であるので、
ANDゲート２７からは出力信号が出されない。

このようにパルス信号Ａ，Ｂにチヤタリングが
いくらあつても、正確に出力パルス信号を１個し
か出力しないのでカウントミスは起こらないので
ある。但し、第９図に示すようにパルス信号Ａの
チヤタリング時間t_CAとパルス信号Ｂが立上るま
での時間t_nBとの関係が、t_cA＜t_nBとなつていなけ
ればならず、また同じくパルス信号Ｂのチヤタリ
ング時間t_cBとパルス信号Ａが立下るまでの時間
t_nAとの関係が、t_cB＜t_nAとなつていなければ誤動
作をしてしまう。また、パルス信号Ａ，Ｂの位相
が逆の場合は、第９図のパルス信号Ａをパルス信
号Ｂとし、パルス信号Ｂをパルス信号Ａとした場
合の条件としておけばよく、前述のような関係を
満足するのであれば、チヤタリングによる誤動作
を防止することができる。

ここで、本発明のパルス検出回路において、回
転の変化時、すなわちパルス信号Ａ，Ｂの位相変
化時でもカウントミスが発生しない優位性につい
て説明する。

第１０図のようなパルス信号Ａ，Ｂにおいて、
矢印３２のように途中で方向を変えたとすると、
点３４では第８図の時間t₁に相当するため、何も
起こらないが、点３５でRSフリツプフロツプ２
６はセツトされる。次に、方向を変えると、点３
６でパルス信号Ａは立下り、パルス信号Ｂは
“Ｈ”となるが、RSフリツプフロツプ２６はセツ
トされているので、ANDゲート２７からは何も
出ない。

すなわち、矢印３２のように方向を変えた場合
は何も起こらないのである。

次、矢印３３のように動いた場合、点３７で第
８図の時間t₃の場合と同様にANDゲート２８か
ら出力信号が出される。これを仮に＋１とする。
次に、方向を変えて点３８でパルス信号Ｂが立上
ると、パルス信号Ａが“Ｈ”であるのでRSフリ
ツプフロツプ２６はリセツトされ、そして点３９
でパルス信号Ａが立下ると、パルス信号Ｂは
“Ｈ”であり、RSフリツプフロツプ２６はリセツ
トされているので、第８図の時間t₈と同様に、
ANDゲート２７より出力信号が出される。これ
を仮に−１とすると、この時点で前記＋１と−１
とが打消し合つて元の状態に戻る。

すなわち、この動作から判るように、カウント
の位置誤差はｋであり、これは第５図で示す従来
のｍより小さく、また従来のように誤差が積重な
ることはないのである。

また、この第１０図に示すｋは理論的にいくら
でも小さくすることができるものであり、第１１
図に示すように周期Ｔに比べてパルス幅τを小さ
くし、それによりｋを小さくすればよいのであ
り、パルス幅τを小さくすれば、いくらでもｋを
小さくすることができる。なお、参考までに、従
来の方法であると、第５図のｍは第１１図のＴ−
τとなり、誤差が大きくなり、理論的にはｍは
Ｔ／２より小さくすることができない。

第１２図〜第１５図に本発明のパルス検出回路
における立上り、立下り検出部の具体的回路構成
を示しており、以下その説明を行なう。

第１２図に示す実施例では、抵抗４０、コンデ
ンサ４１による時間遅れ要素とANDゲート４２
とNORゲート４３とインバータ４４とで構成し
たものであり、入力端子４５からのパルス信号の
立下りで出力端子４６からパルス信号が出力さ
れ、立上りで出力端子４７からパルス信号が出力
される。

第１３図ａ〜ｄにこの第１２図の回路のａ部〜
ｄ部の各部のタイミングチヤートを示しており、
時間t₂₀で入力パルス信号が立上ると、ANDゲー
ト４２の出力端子４６はインバータ４４の出力が
“Ｌ”であるので“Ｌ”となり、またNORゲート
４３の出力端子４７は、インバータ４４の出力が
“Ｌ”でコンデンサ４１の電圧は遅れがあるので
“Ｌ”であるので、“Ｈ”となる。そして、時間
t₂₁でゲートのスレツシヨルドレベル（点線イ）
を超えると、コンデンサ４１の電圧は“Ｈ”と判
定され、NORゲート４３の出力は“Ｌ”となる。
次に、時間t₂₂で入力端子４５のパルス信号が立
下ると、インバータ４４の出力は“Ｈ”となり、
NORゲート４３の出力は“Ｌ”となつたままで
あるが、ANDゲート４２はコンデンサ４１の電
圧が“Ｈ”であるので“Ｈ”となる。そして、時
間t₂₃でスレツシヨルドレベルよりコンデンサ４
１の電圧が下ると、ANDゲート４２の出力は
“Ｌ”となる。

このように、入力端子４５からのパルス信号の
立上り、立下りで出力パルスが得られるのであ
る。また、出力パルスの幅は、抵抗４０とコンデ
ンサ４１とにより調整することができる。

また、第１４図に示す実施例では、入力端子４
８を有する２段のＤフリツプフロツプ４９，５０
とANDゲート５１，５２とクロツク発振器５３
とで構成したものであり、Ｄフリツプフロツプ４
９，５０はクロツク入力端子CLを共通にしてシ
フトレジスタを構成している。

第１５図ａ〜ｆに第１４図の回路のａ部〜ｆ部
各部のタイミングチヤートを示しており、クロツ
ク発振器５３からはある周波数のクロツク信号が
出力されている。

第１５図において、時間t₃₀で入力端子４８か
ら入つてくるパルス信号が立上ると、時間t₃₁の
クロツク信号の立上りでＤフリツプフロツプ４９
の出力端子Ｑは“Ｈ”となる。この時、Ｄフリツ
プフロツプ５０の出力端子Ｑは“Ｌ”で出力端子
Ｑは“Ｈ”となつているので、ANDゲート５２
の出力は“Ｈ”となる。

次に、時間t₃₂のクロツク信号の立上りでＤフ
リツプフロツプ４９のデータは、Ｄフリツプフロ
ツプ５０にシフトされ、その出力端子Ｑは“Ｈ”
になるのでANDゲート５２の出力は“Ｌ”にな
る。そして、時間t₃₃で入力端子４８からのパル
ス信号が立下ると、時間t₃₄のクロツク信号の立
上りでＤフリツプフロツプ４９の出力端子Ｑは
“Ｌ”になり、その出力端子は“Ｈ”になるの
で、ANDゲート５１の出力は“Ｈ”になる。

そして、次に時間t₃₅のクロツク信号の立上り
でＤフリツプフロツプ４９のデータはＤフリツプ
フロツプ５０にシフトされ、ANDゲート５１の
出力は“Ｌ”になる。

このように入力端子４８の立上り、立下りによ
り出力パルスが得られるのである。また、出力パ
ルス幅はクロツク発振器５３の発振周波数により
決定される。すなわち、クロツク信号に同期した
出力パルスを得ることができるのである。

以上の説明から明らかなように本発明のパルス
検出回路によれば、入力パルス信号にチヤタリン
グがあつてもカウントミスすることがなく、また
２つのパルス信号の位相が逆になつてもカウント
ミスすることがないというように、極めて高い精
度でパルスの検出を行なうことができ、その工業
的価値は極めて大きいものである。

【図面の簡単な説明】

第１図は一般的なロータリーエンコーダの動作
を説明するための説明図、第２図はそのエンコー
ダより得られるパルス信号を示す波形図、第３図
は従来のパルス検出回路を示す回路図、第４図は
他の従来のパルス検出回路を示す回路図、第５図
は第４図の回路の欠点を説明するための説明図、
第６図は本発明によるパルス検出回路の基本構成
を示す回路図、第７図ａ〜ｃはその回路における
立上り、立下り検出部の動作を説明するための波
形図、第８図は同じくその回路の要部のタイミン
グチヤート、第９図は同じくその回路におけるチ
ヤタリング時間とパルス信号との関係を説明する
ための説明図、第１０図および第１１図は同じく
その回路の効果を説明するための説明図、第１２
図は本発明のパルス検出回路の立上り、立下りの
検出部の具体例を示す回路図、第１３図ａ〜ｄは
第１２図のａ部〜ｄ部の各部の波形を示すタイミ
ングチヤート、第１４図は同じく立上り、立下り
検出部の具体例を示す回路図、第１５図ａ〜ｆは
第１４図のａ部〜ｆ部の各部の波形を示すタイミ
ングチヤートである。Ａ，Ｂ……パルス信号、１８，２０……立上り
検出部、１９，２１……立下り検出部、２２，２
３，２４，２５，２７，２８，４２，５１，５２
……ANDゲート、２６……RSフリツプフロツ
プ、４０……抵抗、４１……コンデンサ、４３…
…NORゲート、４９，５０……Ｄフリツプフロ
ツプ、５３……クロツク発振器。

Claims

【特許請求の範囲】１エンコーダからの互いに位相のずれたパルス
信号が入力される第１、第２の入力端子と、この
第１、第２の入力端子から入力されるパルス信号
の立上り、立下りを検出する第１、第２の立上り
検出部および第１、第２の立下り検出部と、前記
第１の立上り検出部の出力信号と前記第２の入力
端子の状態とによりセツトされ、かつ前記第２の
立上り検出部の出力信号と前記第１の入力端子の
状態とによりリセツトされるフリツプフロツプ
と、前記第１の立下り検出部の出力信号と前記第
２の入力端子の状態と前記フリツプフロツプの出
力状態とにより出力信号が出される第１の出力端
子と、前記第２の立下り検出部の出力信号と前記
第１の入力端子の状態と前記フリツプフロツプの
出力状態とにより出力信号が出される第２の出力
端子とを備えたことを特徴とするパルス検出回
路。２第１、第２の立上り検出部および第１、第２
の立下り検出部を、抵抗とコンデンサとによる時
間遅れ要素を有するゲート回路で構成したことを
特徴とする特許請求の範囲第１項に記載のパルス
検出回路。３第１、第２の立上り検出部および第１、第２
の立下り検出部を、２段のシフトレジスタと、こ
のシフトレジスタにクロツク信号を入力するクロ
ツク発振器と、前記シフトレジスタの出力信号が
入力されるゲート回路とで構成したことを特徴と
する特許請求の範囲第１項に記載のパルス検出回
路。