JPH01236814A - 位相比較方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、例えば移動する対象物と連動しているロータ
リエンコーダの出力パルスから前記対象物の変位方向等
を検出する位相比較方式に関する。

（従来の技術） 例えば位置決め装置や加工装置等の精密機器には、加工
対象物や検査対象物等の変位状態を正確に検出するため
に、ロータリエンコーダが用いられている場合が多い。

第４図は一般的な２要素のロークリエンコーダの原理を
説明する図である。

同図においてＳは加工対象物や検査対象物の変位に対応
して回転する回転子であり、磁気的状態または光学的状
態等が異なる２種類の領域Ｓ１およびＳ２が一定の角度
毎に割付けられている。そして各領域に対応して検出器
ＡおよびＢが設けられている。ここでは検出器Ａが領域
Ｓ１を検出し、検出器Ｂが領域Ｓ２を検出している。

回転子Ｓが回転すると、検出器Ａからは一定周期でパル
ス（第３図ａ）が出力され、検出器Ｂからはこのパルス
とは位相が異なるパルス（第３図ｂ）が一定周期で出力
される。

回転子Ｓが一定方向に回転しているとき、検出器Ａから
のパルスと検出器Ｂからのパルスとの位相差は１／４波
長分になるが、回転子Ｒが逆転するとこの位相差が変化
する。

したがってこれらパルスの位相差を検出すれば、回転子
Ｓの変位状態（回転方向）を監視することができる。

（発明が解決しようとする課題） ところでこのような位相差の検出は、一般にＩＣチップ
を組み合わせた位相比較回路により行われるが、位相の
進み、遅れおよび同時の状態をを共に正確に検出するた
めには回路構成を相当複雑にしなければならなかった。

本発明はこのような事情によりなされたもので、簡易な
構成で位相の進み、遅れおよび同時の状態を共に正確に
検出することができる位相比較方式の提供を目的として
いる。

［発明の構成コ （課題を解決するための手段） 本発明の位相比較方式はこの目的を実現するべく、互い
に位相が変化する第１および第２の周期信号を入力し、
状態変化前および状態変化後におけるこれら信号の排他
的論理和の論理差を求めるとともに、前記状態変化前お
よび前記状態変化後におけるこれら信号のいずれか一方
の論理の論理差を求め、これら論理差の関係から前記第
１および第２の周期信号の位相状態を判別するようにし
たものである。

（作　用） 本発明の位相比較方式では、例えば２要素のロータリエ
ンコーダの出力パルス等、互いに位相が変化する第１お
よび第２の周期信号を入力し、これら信号の状態変化前
の排他的論理和および状態変化後の排他的論理和の論理
差を求めるとともに、これら信号のいずれか一方の前記
状態変化前および前記状態変化後の論理差を求める。

そしてこれら２つの論理差が、例えばいずれも正のとき
は位相が進み、いずれかが負のときは位相が遅れている
か同じである等と判断する。

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明する
。

第１図は本発明方式による位相比較回路の一実施例の仕
様を示す図である。

本実施例の位相比較回路Ｆは、２要素のロータリエンコ
ーダからの信号Ａおよび信号Ｂ（第４図の検出器Ａおよ
びＢから出力される）を入力し、■４逓倍のカウンタパ
ルス、■信号ＡおよびＢの位相の進み／遅れを示す信号
、■同時または不定を示す信号を出力する。

そして外付けする抵抗ＲおよびコンデンサＣの値により
前記カウンタパルスのパルス幅を設定するすることがで
きる。

この位相比較回路Ｆは、２つの信号ＡＳＢの状態変化前
と状態変化後とを２進演算し、位相の進み、遅れ、同時
または不定を示す論理を出力する機能を有しており、こ
の出力からロータリエンコーダの回転子Ｓの正回転／逆
回転、静止および異常を判断することができる。

第２図は位相比較回路Ｆの具体的な構成を示す回路図で
ある。

同図において１は２要索のロータリエンコーダからの信
号Ａを入力するアンプ、２は信号Ｂを入力するアンプ、
３は各信号の排他的論理和をとるＸ−０Ｒ回路、４はＸ
−０Ｒ回路３の出力とこの出力を遅延させて得た信号と
の排他的論理和をとるＸ−０Ｒ回路である。本実施例で
はこのＸ−０Ｒ回路４の出力がカウンタパルスになる。

Ｘ−０Ｒ回路３の出力の遅延度は抵抗Ｒおよびコンデン
サＣにより構成される積分回路の時定数により決定され
るが、これに応じてカウンタパルスのパルス幅が変化す
る。

そして５はこのカウンタパルスをクロックとし、Ｘ−０
Ｒ回路３の出力を取込むＤタイプフリップフロップ（以
下Ｄ−ＦＦと称する）、６はカウンタパルスを反転させ
るインバータ、７はカウンタパルスの反転信号をクロッ
クとしてＤ−ＦＦ５の出力を取込むＤ−ＦＦである。

同様に８はカウンタパルスをクロックとし、信号Ｂを取
込むＤ−ＦＦ、９はカウンタパルスの反転信号をクロッ
クとし、Ｄ−ＦＦ８の出力を取込むＤ−ＦＦである。

また１０は、プルアップ電源によるＨｌ（１）レベル、
Ｄ−ＦＦ７の出力、Ｄ−ＦＦ９の出力、Ｘ−０Ｒ回路３
の出力および入力信号Ｂを入力して、後述する演算を行
う加算回路である。

本実施例ではＤ−ＦＦ５および７の段を２進数２０の桁
、Ｄ−ＦＦ８および９の段を２進数２１の桁としている
。

そしてＤ−ＦＦの論理遅延機能を利用して、加算回路１
０の端子Ａ２０に状態変化前のＸ−０Ｒ回路３の出力を
入力し、端子Ｂ２０には状態変化後のＸ−０Ｒ回路３の
出力を入力している。同様に加算回路１０の端子Ａ２’
に状態変化前の入力信号Ｂを人力し、端子Ｂ２’には状
態変化後の人力信号Ｂを人力している。

すなわち入力信号ＡおよびＢの状態変化に同期して、各
桁（２０，２’）ごとに、状態変化前の論理値と状態変
化後の論理値との論理差を求めている。

なお状態変化前の論理値と状態変化後の論理値との論理
差は、状態変化前の論理値に状態変化後の論理値の補数
と論理値１とを加えたものに等しい。加算回路１０はこ
の演算を行っているのである。

そしてこの演算の結果、例えば２０の桁が１．２１の桁
が０の場合には位相が進んでいると判断する。同様に２
０の桁が１．２１の桁も１の場合には位相が遅れている
と判断し、２０の桁が０．２１の桁が１の場合には位相
が同じ、２０の桁が０．２１の桁も０の場合には不定で
あると判断する。

以下、本実施例回路の動作ついて第３図を参照しつつ説
明する。

第３図（ａ）は信号Ａの波形、（ｂ）は信号Ｂの波形で
ある。また（ｃ）はＸ−０Ｒ回路３の出力（第２図中の
Ｂ点のレベル変化）、（ｄ）はカウンタパルス、（ｅ）
は加算回路１ｏのＵＰ／ＤＯＷＮ出力を示す波形である
。

なおＵＰ／ＤＯＷＮ出力は前記２１の桁の論理であるが
、ロータリエンコーダ、の回転子Ｓが逆転を開始した時
点でレベルが変わる信号である。

第３図においてはＰで示したのが回転子Ｓが停止する時
点、Ｑで示したのが回転子Ｓが逆転を開始する時点であ
る。

まず２０の桁では、Ｄ−ＦＦ７の出力すなわち状態変化
前のＸ−０Ｒ回路３の出力が加算回路１０の端子Ａ２０
に入力され、状態変化後のＸ−０Ｒ回路３の出力が端子
Ｂ２０に入力される。

一方、２１の桁では、Ｄ−ＦＦ９の出力すなわち状態変
化前の入力信号Ｂの論理が加算回路１０の端子Ａ２’に
入力され、状態変化後の入力信号Ｂの論理が端子Ｂ２’
に入力される。

本実施例ではロータリエンコーダの回転子Ｓが一定方向
に回っている場合には信号Ａと信号Ｂとの位相差が半波
長になり、Ｂ点のレベルが信号Ａ（Ｂ）の１／２周期で
変化し、カウンタパルスは信号Ａ　（Ｂ）の１／４波長
周期（４逓倍）で変化する。なおりウンタパルスのパル
ス幅はＣＲ開回路時定数により決定されるが、このパル
ス幅により検出の安定度が左右される。すなわちカウン
タパルスに同期してＸ−０Ｒ回路３の出力がＤ−ＦＦ５
に取り込まれるが、パルス幅が広いとＸ−０Ｒ回路３の
出力変動を吸収することができる。

ロータリエンコーダの回転子Ｓが正方向に回転している
場合、加算回路１０の端子２１からはＬＯレベル（０）
の信号、端子２０からは、ＨＩレベル（１）の信号が出
力される。

そしてロータリエンコーダの回転子Ｓが逆転すると信号
Ａと信号Ｂとの位相差が変化し、これに連れてＢ点のレ
ベルおよびカウンタパルスも変化する。

この場合には、加算回路１０の端子２１がらＨ■レベル
（１）の信号、端子２０からは、ＨＩレベル（１）の信
号が出力される。

なおロータリエンコーダの回転子Ｓが停止している場合
には加算回路］０の端子２１がらＨＩレベル（１）の信
号、端子２０からＬＯレベル（０）の信号が出力される
。またノイズや何らがの異常が発生した場合には、端子
２＋からＬＯレベル（０）の信号、端子２０からもＬＯ
レベル（０）の信号が出力される。

かくして本実施例回路では、加算回路１ｏの端子２１の
レベル変化を監視すれば、ロータリエンコーダの回転子
の回転方向を判断することができ、端子２０のレベル変
化を監視すれば、ロークリエンコーダの回転子の静止ま
たは異常事態の発生を判断することができる。

なお本実施例回路ではＤ−ＦＦ８のＤ端子および加算回
路１０の８２１端子に入力信号Ｂを入力しているが、各
端子には入力信号Ａを入力しても同じ結果が得られる。

また本実施例回路はロータリエンコーダの出力に限らず
、位相比較一般に用いることができる。

［発明の効果］ 以上説明したように本発明の位相比較方式は、簡易な構
成で位相の進み、遅れおよび同時を共に正確に検出する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の仕様を示すブロック図、第
２図は同実施例の具体的な構成を示す回路図、第３図は
同実施例における各信号の関係を示す図、第４図は一般
的なロータリエンコーダの機能を説明する図である。 １．２・・・アンプ、３．４・・・Ｘ−０Ｒ回路、５．
７〜９・・・Ｄ−ＦＦ、１０・・・加算回路。 出願人　東京エレクトロン株式会社 代理人　弁理士　　須　山　佐　−

Claims (1)

【特許請求の範囲】
1. （１）互いに位相が変化する第１および第２の周期信号
   を入力し、状態変化前および状態変化後におけるこれら
   信号の排他的論理和の論理差を求めるとともに、前記状
   態変化前および前記状態変化後におけるこれら信号のい
   ずれか一方の論理の論理差を求め、これら論理差の関係
   から前記第１および第２の周期信号の位相状態を判別す
   ることを特徴とする位相比較方式。