JPH01234928A - バッファの状態検出回路 - Google Patents

バッファの状態検出回路

Info

Publication number
JPH01234928A
JPH01234928A JP63062317A JP6231788A JPH01234928A JP H01234928 A JPH01234928 A JP H01234928A JP 63062317 A JP63062317 A JP 63062317A JP 6231788 A JP6231788 A JP 6231788A JP H01234928 A JPH01234928 A JP H01234928A
Authority
JP
Japan
Prior art keywords
clock signal
data
buffer
counting
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63062317A
Other languages
English (en)
Inventor
Seishi Miyata
晴司 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63062317A priority Critical patent/JPH01234928A/ja
Publication of JPH01234928A publication Critical patent/JPH01234928A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 !、実施例と第1図との対応関係 り実施例の構成及び動作 ■、実施例のまとめ ■8発明の変形態様 発明の効果 〔概 要〕 非同期でデータの入出力を行なうバッファのオ−ハーフ
ローあるいはアンダーランを検出するようにしたバッフ
ァの状態検出回路に関し、汎用性を持たせることを目的
とし、 書込みクロック信号に同期してデータの書込みを行なう
と共に、読出しクロック信号に同期してデータの読出し
を行なうへ′ツファにおけるデータの格納状態を検出す
るバッファの状態検出回路において、書込みクロック信
号に応じて計数動作を行なう第1計数手段と、読出しク
ロック信号に応して計数動作を行なう第2計数手段と、
第1計数手段による計数結果と第2計数手段による計数
結果とに基づいて減算を行なう減算手段と、減算手段の
減算結果に応じてバッファにおけるデータの格納状態を
判定する判定手段とを備えるように構成する。
〔産業上の利用分野] 本発明は、バッファの状態検出回路に関し、特に、非同
期でデータの入出力を行なうバッファのオーバーフロー
あるいはアンダーランを検出するようにしたバッファの
状態検出回路に関するものである。
〔従来の技術] 一般に、データ通信におけるデータの受は渡し、入出力
装置と処理装置との間のデータのやりとり、CPU間の
データのやりとり等において、データの入力と出力とを
非同期で行なうバッファが使用されている。
例えば、代表的なものとして、先入れ先出しメモリ(F
IFO)及びエラスティック ストアメモリ (ESメ
モリ)がある。
このようなバッファにおいては、データの入出力が非同
期で行なわれるため、常にバッファ内のデータの状態を
監視しておく必要がある。
例えば、容量以上のデータ書込みを行なうと、読み出す
前にデータが消失する、所謂オーバーフローが生じる。
また、データの読出し速度が書込み速度より速い場合は
、同一データを読み出してしまう、所謂アンダーランが
生じる。
従って、これらの状態を検出して対策を講じるための方
式が必要になる。
第4図に、オーバーフロー及びアンダーランの検出を行
なう従来例の構成を示す。非同期でデータの入出力を行
なうバッファ411のデータの格納状態を検出するため
の状態検出回路は、入力されるクロック信号を分周して
分周クロック信号を得る2つの分周t5421.423
と、D型フリップフロップ(D−FF)441と、アン
ドゲート431と、インバータ451とを備えている。
バッファ411には、データを書き込むためのライトク
ロツタ信号と、データを読み出すためのり一ドクロック
信号とが供給されている。更に、ライトクロック信号は
分周器423に導入され、分周器423はライトクロッ
ク信号を分周比Nで分周した分周クロック信号をアンド
ゲート431の一方の入力端に供給する。また、リード
クロック信号は分周器421に導入され、分周器421
はリードクロック信号を分周比Nで分周した分周クロッ
ク信号をアンドゲート431の他方の入力端に供給する
アンドゲート431の出力はD−FF441の入力端子
りに供給され、D−FF441は、アンドゲート431
の出力をライトクロック信号の立ち下がり(インバータ
451を介したライトクロック信号がD−FF441の
クロック端子に供給されているため)に同期してラッチ
する。
D−FF441がアンドゲート431の出力“1”をラ
ッチすると、そのデータ゛″1”はアラーム信号として
当該状態検出回路の外部に出力される。
第5図は、第4図に示した従来例の動作タイミングを示
す。図において、「分周信号a」は分周器423から出
力される分周クロック信号を、「分周信号b」及び「分
周信号C」は分周器421から出力される分周クロック
信号をそれぞれ示している。
尚、第4図におけるバッファ411は、例えば2バイト
のデータ(データの入出力はバイト単位で行なうものと
する)を格納するものとし、分周器421及び分周器4
23の分周比Nはそのバイト数に2を加えた数に設定し
であるものとする。
第5図に示すように、ライトクロツタ信号に同期してバ
ッファ411へのデータの書込みを行ない、リードクロ
ック信号に同期してバッファ411からのデータの読出
しを行なう。このときのデータの入出力は非同期である
データの入出力動作が正常に行なわれている場合、分周
器421の出力“°1°″のタイミングと、分周器42
3の出力゛1゛のタイミングとがずれた状態にある(分
周信号すと分周信号a)。
ライトクロック信号あるいはり一ドクロツタ信号の何れ
かの周波数が変わって、オーバーフローあるいはアンダ
ーランが発生すると、分周器421の出力“1°”のタ
イミングと、分周器423の出力°“1″゛のタイミン
グとが重なるようになる(分周信号Cと分周信号a)。
このとき、アンドゲート431からは出力“1”がD−
FF441に供給され、D−FF441はこの出力“l
”°をライト信号の立ち下がりでラッチして、アラーム
信号を出力する。
〔発明が解決しようとする課題〕
ところで、上述した従来方式の検出回路にあっては、分
周器421及び分周器423から出力される分周信号の
位相差に応して異常(オーバーフロー、アンダーラン)
を検出していたため、アラーム信号を出力するタイミン
グが固定的であり(各分周器の分周比が固定であるため
)、汎用性に欠けるという問題点があった。
例えば、オーバーフローやアンダーランが生じる以前に
その徴候を検出できれば、他の制御装置等によってライ
トクロック信号あるいはり一ドクロック信号の周期を変
更して対策できるので便利である。特に、その対策処理
に要する時間は一定していないので(システムによって
異なる)、異常を検出するタイミングが設定可能な検出
回路が望まれている。
本発明は、このような点にかんがみて創作されたもので
あり、汎用性を持たせたバッファの状態検出回路を提供
することを目的としている。
〔課題を解決するための手段] 第1図は、本発明のバッファの状態検出回路の原理ブロ
ック図である。
図において、書込みクロック信号101に同期してデー
タの書込みを行なうと共に、読出しクロック信号103
に同期してデータの読出しを行なうバッファ111にお
けるデータの格納状態を検出するバッファの状態検出回
路における第1計数手段121は、書込みクロック信号
101に応じて計数動作を行なう。
第2計数手段131は、読出しクロック信号103に応
じて計数動作を行なう。
減算手段141は、第1計数手段121による計数結果
と第2計数手段131による計数結果とに基づいて減算
を行なう。
判定手段151は、減算手段141の減算結果に応じて
バッファ111におけるデータの格納状態を判定する。
〔作 用〕
バッファ111は、書込みクロック信号101に同期し
てデータの書込みが行なわれると共に、読出しクロック
信号103に同期してデータの読出しが行なわれる。
第1計数手段121はこの書込みクロック信号101に
応じた計数動作を行ない、第2計数手段131はこの読
出しクロック信号103に応した計数動作を行なう。こ
れらの計数手段による計数結果は減算手段141に導入
され、減算手段141は、これらの計数結果に基づいて
減算を行なう。
更に、判定手段151は、この減算結果に応じてバッフ
ァ111におけるデータの格納状態を判定する。
本発明にあっては、書込みクロック信号101に応じた
計数結果と読出しクロック信号103に応じた計数結果
との減算結果に基づいてバッファ111におけるデータ
の格納状態を判別できるので、汎用性を持たせることが
できる。
例えば、判定手段151は、減算手段141における減
算結果が所定の範囲外にあるときにデータのオーバーフ
ロー及びアンダーランの判定を行なうことができ、この
所定の範囲を可変とすることで汎用性が増すことになる
また、必要に応じて、オーバーフローあるいはアンダー
ランの何れか一方を検出したいときは、判定手段151
において、減算手段141の減算結果と所定値とを比較
するようにする。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の一実施例におけるバッファの状態検
出回路の構成を示す。
■、   1と″ 1゛との・応 、 ここで、本発明の実施例と第1図との対応関係を示して
おく。
書込みクロック信号101は、ライトクロック信号20
1に相当する。
読出しクロック信号103は、リードクロック信号20
3に相当する。
バッファ111は、バッファ211に相当する。
第1計数手段121は、カウンタ221に相当する。
第2計数手段131は、カウンタ231に相当する。
減算手段141は、減算器241に相当する。
判定手段151は、比較器251.D−FF253、比
較器261.DLFF263.インバータ271に相当
する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
■       の  ゛  び型 筒2図において、非同期でデータの入出力を行なうバッ
ファ211のデータ格納状態を検出するための検出回路
200は、計数動作を行なう2つのカウンタ221,2
31と、2つのデータの減算を行なう減算器241と、
2つのデータの比較を行なう2つの比較器251,26
1と、2つのD−FF253,263と、インバータ2
71とを備えている。
バッファ211は、ライトクロツタ信号201に同期し
てデータの書込みを行なうと共に、り一ドクロック信号
203に同期してデータの読出しを行なう。
カウンタ221は、このライトクロック信号201に同
期した計数動作を行なう。計数結果(計数値)は減算器
241の第1入力端に供給される。
また、カウンタ231は、このリードクロック信号20
3に同期した計数動作を行なう。計数結果は減算器24
1の第2入力端に供給される。
減算器241は、第1入力端に供給されたデータから第
2入力端に供給され゛たデータを減算する。
この減算結果は、ライトクロック信号201に応じた計
数値からリードクロツタ信号203に応じた計数値を減
じたものであり、バッファ211に格納されたデータ数
(読出し未終了のもの)を表している。減算器241は
、この減算結果を比較器251の入力端B及び比較器2
61の入力端Aに供給する。
比較器251及び比較器261では、入力端Aに供給さ
れたデータと入力端Bに供給されたデータとの比較を行
ない、(入力端Aのデータ)〈(入力端Bのデータ)で
あるときにデータ“1″゛を出力する。
例えば、バッファ211における読出し未終了のデータ
が10バイトより多くなったときにオーバーフローを警
告するためのアラーム信号を出力するものとする。
このとき、比較器251の入力端Aには固定データD+
  (= ”10” )を供給し、比較器251では、
減算器241の減算結果が10より大きくなったときに
データ“1′′を出力する。
この出力は、D−FF253の入力端子りに供給される
。D−FF253は、ライトクロック信号201の立ち
下がり(インバータ271を介したライトクロック信号
201がD−FF253のクロック端子に供給されてい
るため)に同期して比較器251の出力“l゛をラッチ
し、オーバーフローを警告するためのアラーム信号とし
て出力する。
また、バッファ211の容量を12バイトとし、読出し
未終了のデータが2バイト未満になったときにアンダー
ランを警告するためのアラーム信号を出力するものとす
る。
このとき、比較器261の入力端Bには固定データD2
 (=“2”)を供給し、比較器261では、減算器2
41の減算結果が2より小さくなったときにデータ゛I
 11を出力する。
この出力は、D−FF263の入力端子りに供給される
。D−FF263は、ライトクロック信号201の立ち
下がりに同期して比較器261の出力“1゛°をラッチ
し、アンダーランを警告するためのアラーム信号として
出力する。
例えば、当該検出回路200を含むシステム全体の制御
を行なう主制御部281は、D−FF253あるいはD
−FF263からアラーム信号が出力されると、そのア
ラーム信号に応じてリードクロック発生部283に指示
を送る。リードクロック発生部283はその指示に応じ
てリードクロック信号203の周期を変更し、オーバー
フローあるいはアンダーランの発生を未然に防ぐことが
できる。
尚、カウンタ221及びカウンタ231による計数動作
を続けると、各カウント値はオーバーフローしてしまう
ので、定期的にリセットする必要がある。例えば、主制
御部281等の指示により、カウンタ221及びカウン
タ231のリセットを行なう。その際、データ“0″“
をカウンタ231における計数の初期値とし、減算器2
41における減算結果をカウンタ221における計数の
初期値とする。
第3図は、第2図に示した実施例の動作タイミングを示
す。図において、「計数値a」はカウンタ221におけ
る計数値を、「計数値b」はカウンタ231における計
数値を、「比較結果a」は比較器251から出力される
データを、「比較結果b」は比較器261から出力され
るデータをそれぞれ示している。
図に示したように、ライトクロック信号201に同期し
てカウンタ221の計数値がr3J、r4J、  r5
J、、  ・・・と変化する。同様にして、リードクロ
ック信号203に同期してカウンタ231の計数値がr
□、、rl」、r2」、・・・と変化する。ライトクロ
ック信号201とリードクロツタ信号203の周期が等
しいときは、減算器241から減算結果としてデータ“
3”が出力される。従って、オーバーフロー及びアンダ
ーランの何れにも該当せず、比較器251 (D−FF
253)、比較器261 (D−FF263)からはデ
ータ“0”が出力される。
ライトクロック信号201の周期がリードクロック信号
203の周期より短くなると、カウンタ221における
計数速度がカウンタ231における計数速度を上回るこ
とになり、減算器241から出力される減算データが次
第に増加するようになる。そして、減算データが“′8
”′を越えたときに、D−FF253からデーダ“I゛
が出力される。
また、ライトクロック信号201の周期がり一ドクロッ
ク信号203の周期より長くなると、カウンタ231に
おける計数速度がカウンタ221における計数速度を上
回ることになり、減算器241から出力される減算デー
タが次第に減少するようになる。そして、減算データが
“2“より小さくなったときに、D−FF263からデ
ータ“1 ++が出力される。
■、    のまとめ このように、カウンタ221によってライトクロック信
号201に応じた計数を行ない、カウンタ231によっ
てリードクロック信号203に応じた計数を行なう。減
算器241はカウンタ221による計数値からカウンタ
231による計数値を減算し、その値が所定値より大き
いときに比較器251からデータ“1′”を出力する。
このデータ“°l″″はD−FF253を介してオーバ
ーフローを警告するためのアラーム信号として出力され
る。また、減算器241による減算値が所定値より小さ
いときに比較器261からデータ“1゛を出力する。こ
のデータパ1°゛はD−F F 263を介してアンダ
ーランを警告するためのアラーム信号として出力される
比較器251の入力端Aあるいは比較器261の入力端
Bのそれぞれに供給する固定データを所望の値に設定す
ることにより、任意の条件でアラーム信号を出力できる
ようになり、汎用性を持たせることが可能になる。
また、バッファ211における格納データの傾向(オー
バーフローの傾向にあるか、アンダーランの傾向にある
か)が予め分かっている場合は、何れか一方のアラーム
信号のみを得るようにすることで、上述の汎用性を維持
し、かつ回路を簡略化することかで゛きる。
■−jJIとU4腹様 なお、rl、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、書込みクロック信号
に応じた計数結果と読出しクロック信号−に応じた計数
結果との減算結果に基づいてバッファにおけるデータの
格納状態を判別できるので、汎用性を持たせることがで
き、実用的には極めて有用である。
【図面の簡単な説明】
第1図は本発明のバッファの状態検出回路の原理ブロッ
ク図、 第2図は本発明のバッファの状態検出回路を用いた一実
施例の構成図、 第3図は実施例の動作タイミング図、 第4図は従来例の構成図、 第5図は従来例の動作タイミング図である。 図において、 101は書込みクロック信号、 103は読出しクロック信号、 111はバッファ、 121は第1計数手段、 131は第2計数手段、 141は減算手段、 151は判定手段、 200は検出回路、 201はライトクロック信号、 203はリードクロック信号、 211はバッファ、 221.231はカウンタ、 241は減算器、 251.261は比較器、 253.263はD−FF。 271はインバータ、 281は主制御部、 283はリードクロック発生部である。 本発明04U里7″ロリフ圓 第1図 獲幻列f)1%呪団 第4図

Claims (1)

    【特許請求の範囲】
  1. (1)書込みクロック信号(101)に同期してデータ
    の書込みを行なうと共に、読出しクロック信号(103
    )に同期してデータの読出しを行なうバッファ(111
    )におけるデータの格納状態を検出するバッファの状態
    検出回路において、前記書込みクロック信号(101)
    に応じて計数動作を行なう第1計数手段(121)と、
    前記読出しクロック信号(103)に応じて計数動作を
    行なう第2計数手段(131)と、前記第1計数手段(
    121)による計数結果と前記第2計数手段(131)
    による計数結果とに基づいて減算を行なう減算手段(1
    41)と、前記減算手段(141)の減算結果に応じて
    前記バッファ(111)におけるデータの格納状態を判
    定する判定手段(151)と、 を備えるように構成したことを特徴とするバッファの状
    態検出回路。
JP63062317A 1988-03-16 1988-03-16 バッファの状態検出回路 Pending JPH01234928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63062317A JPH01234928A (ja) 1988-03-16 1988-03-16 バッファの状態検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63062317A JPH01234928A (ja) 1988-03-16 1988-03-16 バッファの状態検出回路

Publications (1)

Publication Number Publication Date
JPH01234928A true JPH01234928A (ja) 1989-09-20

Family

ID=13196638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63062317A Pending JPH01234928A (ja) 1988-03-16 1988-03-16 バッファの状態検出回路

Country Status (1)

Country Link
JP (1) JPH01234928A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277836A (ja) * 1988-05-09 1990-03-16 Sgs Thomson Microelectron Inc Fifo用フラグを提供するための回路及び方法
JPH04142645A (ja) * 1990-10-03 1992-05-15 Nec Corp Dma転送制御方法およびdma転送制御装置
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
JP2008250470A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd データ転送制御装置およびデータ転送制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277836A (ja) * 1988-05-09 1990-03-16 Sgs Thomson Microelectron Inc Fifo用フラグを提供するための回路及び方法
JPH04142645A (ja) * 1990-10-03 1992-05-15 Nec Corp Dma転送制御方法およびdma転送制御装置
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
JP2008250470A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd データ転送制御装置およびデータ転送制御方法

Similar Documents

Publication Publication Date Title
EP0592165B1 (en) Pulse generation/sensing arrangement for use in a microprocessor system
JP2729927B2 (ja) 先入先出メモリのデータ入出力状態検出回路
US5594743A (en) Fifo buffer system having an error detection and correction device
US5469449A (en) FIFO buffer system having an error detection and resetting unit
JPH01234928A (ja) バッファの状態検出回路
JPH04142649A (ja) メモリ装置
US5033066A (en) Event tagging time delay
JPH0479011B2 (ja)
JPH033048A (ja) 情報処理装置
JPH03100851A (ja) 先入れ先出し記憶装置
KR0162766B1 (ko) 선입선출 구조에서의 유효깊이 계산장치
JPS63217591A (ja) フア−ストイン・フア−ストアウト・メモリ
JPH06187123A (ja) データ入出力装置
JPH0241693Y2 (ja)
JPH06103026A (ja) メモリシステム
KR940007573B1 (ko) 선입선출 감시 시스템
SU1571596A1 (ru) Устройство дл сопр жени источника и приемника информации
JPH0241694Y2 (ja)
JPH04119012A (ja) ホールドオーバー回路
JPS60238963A (ja) バツフア状態監視制御方式
JPH02214348A (ja) アクセス異常検出装置
JPS60152138A (ja) フレ−ム位相合わせ方式
JPH0482077A (ja) Fifoメモリ
JPH11282650A (ja) Fifoメモリのハザード防止回路
JPH01106136A (ja) ハードウェア・キュー