JPH01233888A - 走査線変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＮＴＳＣ方式やＰＡＬ方式などのテレビジ
ョン信号の走査線数を２倍にするととくよって大画面で
も走査線のあらさが目立たないようにする走査線変換装
置に関するものである。

〔従来の技術〕

第２図は従来の走査線変換装置を示すブロック図でめシ
１図において、１はテレビジョン４８号から映像信号（
几、Ｇ、Ｂ）　、水平同期信号（ＨＤ）。

垂直同期信号（ＶＤ）を分離して取り出すデコーダ、２
は映像信号をディジタルデータに変換するアナログ／デ
ィジタル変換器（以下、人／Ｄ変換器という）、３はデ
ィジタル化した映像信号をフィールド・フレームまたは
ラインごとに記憶するビデオメモリ、４はその映像信号
をアナログ化するディジタル／アナログ変換器（以下、
Ｄ／Ａ変換器という）、５は水平同期パルスＨＤから倍
速水平同期パルス２ＨＤをつくる自動周波数制御回路よ
りなる倍速水平同期信号生成回路、６は安定した高周波
数の基本クロックを発生する基本タロツク発振器％　７
，８は第１及び第２の微分回路。

９は２Ｎ分周カウンタよりなる書き込み用分周カウンタ
、１０はＮ分周カウンタよりなる読み出し用分周カウン
タ、ＩＮ−ｊ、ビデオメモリ３のコントロール信号や同
期信号を発生するタイミング発生回路である。

次に動作について説明する。まず、デコーダ１で分離さ
れた水平同期信号ＭＤＩもとにして、倍速水平同期信号
生成回路５にて倍速水平同期パルス２ＨＤが生成される
。これらの水平同期信号ＨＤ及び倍速水平同期パルス２
ＨＤは、基本り。ツク発振器６でつくられる高周波数の
安定した基本クロックにより、第１．第２の微分回路７
，８でそれぞれ微分される。このため水平同期信号ＨＤ
の微分パルスによって、書き込み用分周カウンタ９がプ
リセットされ、水平同期信号ＨＤに基本クロックのわず
かｌクロ２２分の位相誤差で同期したライトクロックＷ
　ＣＫ　７５Ｅつくられる。同様に、倍速水平同期パル
ス２ＨＤの微分パルスによって読み出し用分周カウンタ
１０がプリセットされ、倍速水子同期パルスに基本クロ
ックのｌクロ２２分の位相誤差で同期したリードクロッ
ク几ＣＫがつくられる。ここで上記基本クロックの発振
周波数を高くし、分周カウンタ９，１０の分周率Ｎを大
きくすればするほど上記の各位相誤差を小さくすること
ができる。

一方、デコーダ１にてデコードされた映像信号は、Ａ／
Ｄ変換器２でディジタル信号に変換された後、ビデオメ
モリ３に上記のようにして得られたライトクロックＷＣ
Ｋに同期して曹き込まれる。

次に、ビデオメモリ３の読み出しは、上記のようにして
得られたライトクロックＷＣＫの２倍の周波数のリード
クロックＲＣＫに同期して各ライン二度ずつ行われる。

こうして読み出したデータはＤ／Ａ変換器４にてアナロ
グ変換されて、倍速映像信号が得られる。このようにし
て、走査線の数を２倍に変換することにより、走査線の
粗さが目立ちにくい画面を安定的にＣＲＴ上に生成でき
る。

〔発明が解決しようとする課題〕

従来の走査線変換装置は以上のように構成されて＾るの
で、倍速変換後の１水平走査期間中の映像信号と水平ブ
ランク期間との割合、並びに倍速水平同期信号と倍速映
像信号との位相は一定になっており、このような倍速映
像信号を不特定のデイスプレィ・モニターに表示させる
とき、モニターによって映像信号の表示タイミングが違
うため、画像がたて又はよこ方向につぶれて表示された
シ、折り返しが生じたシ、中心が左又は右にずれて表示
され九りするという問題点があった。

この発明は上記のような問題点を解消するためＫなされ
たもので、倍速変換後の１水平走査期間中の映像信号と
水平ブランク期間との割合、並びに倍速水平同期信号と
倍速映像信号との位相を調整できる走査線変換装置を得
ることを目的とする。

〔課題を解決するための手段〕

この発明に係る走査線変換装置は、書き込み用基本クロ
ック発生器とは別に外部から発振周波数を調整できる読
み出し用基本クロック発生器を有し、この読み出し用基
本クロックによυ倍速水平同期信号を微分し、その微分
パルスで読み出し用分周カウンタをプリセットし、上記
読み出し用基本クロックに同期したリードクロックを生
成してビデオメモリからの読み出しを行うようにすると
ともに、倍速水平同期信号を外部から遅延時間を調整可
能な遅延回路を通して出力するようにしたものである。

〔作　用〕

この発明における読み出し用基本クロック発振器は、外
部から発振周波数が調整され、それによりビデオメモリ
から読み出しを行うリードクロックＢ、ＣＫの周波数も
変化し、！水平走査期間における映像信号と水平ブラン
ク期間の割合も変わる。

また、同期信号遅延回路は、外部からその遅延時間がｖ
Ｉ４整され、それによ多出力される倍速水平同期信号と
倍速映像信号の位相が変化する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１３は外部から発振周波数を調整可能な読
み出し用基本クロック発振器、１２は倍速水平同期信号
を遅延させる遅延回路で、外部からその遅延時間を調整
できるようになっている。なお、この他の第２図に示し
たものと同一ブロックには同一符号を付して、その重複
する説明を省略する。

次に動作について説明する。まず、デコーダ１で分離さ
れた水平同期信号ＨＤをもとにして、倍速水平同期信号
生成回路５にて倍速水平同期パルス２ＨＤが生成される
。水平同期信号ｆ（Ｄは、書き込み用基本クロック発振
器１４でつくられる高周波数の安定しｆｃ書き込み用基
本クロックにより第１の微分回路７で微分される。倍速
水平同期パルス２ＨＤは、外部からその発振周波数を微
調できるよ５になっている読み出し用基本クロック発振
器１３でつくられる高周波数の安定した読み出し用基本
クロックにより第２の微分回路８で微分される。このた
め、水平同期信号ＨＤの微分パルスによって書き込み用
分周カウンタ９がプリセットされ、水平同期信号ＨＤに
書き込み用基本クロックのわずかｌクロック分の位相誤
差で同期したライトクロックＷＣＫがつくられる。同様
に、倍速水平同期パルス２ＨＤの微分パルスによって読
み出し用分周カウンタ１０がプリセットされ、倍速水平
同期パルスに基本クロックの１クロック分の位相誤差で
同期したリードクロックＲＣＫがつくられる。ここで、
上記基本クロックの発掘周波数を高くし、分周カウンタ
９，１０の分周率Ｎを大きくすればするｔｌど前述した
各位相誤差を小さくすることができる。また、倍速水平
同期信号は外部からその遅延時間を調整できる遅延回路
１２を通して出力される。

一方、デコーダ１にてデコードされた映像信号は、従来
技術でも述べたように、Ａ／Ｄ変換器２でディジタル信
号に変換された後、ビデオメモリ３に上記のようにして
得られたライトクロックＷＣＫに同期して書き込まれる
。次に、ビデオメモリ３の読み出しは上記のようにして
得られたライトクロックＷＣＫの約２倍の周波数のリー
ドクロック几ＣＫに同期して各水平走査ライン二度ずつ
行われる。こうして読み出したデータは、　Ｄ／Ａ変換
器４にてアナログ変換されて、倍速映像信号が得られる
。このようにして走査線の数を２倍に変換することによ
り、走査線の粗さが目立ちにくい画面を安定的ＫＣａＴ
上に生成できる。

ここで、上記読み出し用基本りロック発振器１３０発損
周波数を外部から微調し、周波数をより高くすると、ｌ
水平走査期間中の倍速映像信号の割合はより小さくなり
、周波数をより低くすると１水平走査期間中の倍速映像
信号の割合はより大きくなる。また１倍速水乎同期信号
の遅延回路１２を外部から調整して遅延時間をより大き
くすると、画像は０８１画面の左側に移動し、遅延時間
をより小さくすると、画像は０８１画面の右側に移動す
る。このように走査線変換装置内に上記のような調整機
能を持たせることにより、不特定のデイスプレィモニタ
ーの表示タイミングにある程度合わせることが可能とな
る。

〔発明の効果〕

以上のように、この発明によれば、書き込み用基本クロ
ックと別Ｋ、外部からその発振周波数を調整できる読み
出し用基本クロック発振器を備えるとともに、遅延時間
を外部から調整できる遅延回路を通して倍速水平同期信
号を出力するよりに構成したので、走査線変換を行った
後の１水平走査期間中の映像信号と水平ブランク期間と
の割合、および倍速水平同期信号と倍速映像信号との位
相を調整でき１画像を写すデイスプレィ・モニターの表
示タイミングに合わせることができる走査線質換装ｆＩ
ｔが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による走査線変換装置を示
すブロック図、第２図は従来の走査線変換装置を示すブ
ロック図である。 ３はビデオメモリ、５は倍速水平同期信号生成回路、１
４は書き込み用基本クロック発振器、７はＭｌの微分回
路、８はＭ２の微分回路、９は書き込み用分周カウンタ
、１０は読み出し用分周カウンタ、１２は遅延回路、１
３は読み出し用基本り目ツク発振器。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱電機株式会社 （外２名）　−

Claims (1)

【特許請求の範囲】
1. テレビジョン信号中の映像信号の書き込み及び読み出し
   が行えるビデオメモリと、前記テレビジョン信号より分
   離して得た水平同期信号から倍速水平同期信号を得る倍
   速水平同期信号生成回路と、これらの水平同期信号及び
   倍速水平同期信号とは独立した書き込み用の基本クロッ
   クを発生する書き込み用基本クロック発振器と、外部か
   ら発振周波数が調整可能な構造であつて読み出し用の基
   本クロックを発生する読み出し用基本クロック発振器と
   、前記書き込み用基本クロックにより前記水平同期信号
   を微分する第１の微分回路と、前記読み出し用基本クロ
   ックにより前記倍速水平同期信号を微分する第２の微分
   回路と、前記第１の微分回路より得られた微分パルスに
   てプリセットされて前記ビデオメモリに前記書き込み用
   基本クロックに同期したライトクロックを出力する書き
   込み用分周カウンタと、前記第２の微分回路より得られ
   た微分パルスにてプリセットされて前記ビデオメモリに
   前記読み出し用基本クロックに同期したリードクロック
   を出力する読み出し用分周カウンタと、外部から遅延時
   間が調整可能な構造であつて前記倍速水平同期信号を遅
   延させる遅延回路とを備えた走査線変換回路。