JPH01232386A - キャッシュメモリ付文字展開方式 - Google Patents

キャッシュメモリ付文字展開方式

Info

Publication number
JPH01232386A
JPH01232386A JP63058637A JP5863788A JPH01232386A JP H01232386 A JPH01232386 A JP H01232386A JP 63058637 A JP63058637 A JP 63058637A JP 5863788 A JP5863788 A JP 5863788A JP H01232386 A JPH01232386 A JP H01232386A
Authority
JP
Japan
Prior art keywords
character
memory
cache memory
bit
font
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63058637A
Other languages
English (en)
Inventor
Katsura Yamamoto
桂 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63058637A priority Critical patent/JPH01232386A/ja
Publication of JPH01232386A publication Critical patent/JPH01232386A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キャッシュメモリ付文字展開方式に関し、特
に2次元矩形領域メモリ転送(以下、BTT−BLTと
称す)回路とキャラクタジェネレータとにより文字フォ
ントをビットマツプメモリに展開する方式に関する。
〔従来の技術〕
従来この種の文字フォント展開方式は、BIT−BLT
回路が必要とする文字フォントを、毎回キャラクタジェ
ネレータにアクセスしてメモリ読出しを行っている。
〔発明が解決しようとする課題〕
上述した従来の文字フォント展開方式は毎回キャラクタ
ジェネレータに対し読出しアクセスを行うが、通常キャ
ラクタジェネレータは大容量の不揮発性メモリを用いる
為低速ROMで構成されることが多く、文字フォント展
開速度が著るしく低下するという欠点が有る。
〔課題を解決するための手段〕
本発明の文字フォント展開方式は、ビット境界の2次元
矩形領域メモリ転送回路とキャラクタジェネレータとに
より文字フォントをビットマツプメモリに展開する方式
において、2次元矩形領域メモリ転送回路と、キャラケ
タジェネレータとの間にキャッシュメモリを有している
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例をビットマツプ方式のCRT
デイスプレィに適用した場合のブロック図である。第1
図において、本発明の一実施例はキャラクタジェネレー
タ11とビット境界の2次元矩形領域メモリ転送(B 
IT−BLT)回路13とにより文字フォントをビット
マツプメモリ14に展開する文字展開方式で、2次元矩
形領域メモリ転送回路13とキャラクタジェネレータ1
1の間にキャッシュメモリを含む。
BIT−BLT回路13はキャラクタジェネレータ11
から必要な文字フォントを読出し、データバス20を経
由してビットマツプメモリ14に書込み、書込まれたデ
ータがCRTデイスプレィ15に表示される。BIT−
BLT回路13が出力する文字フォントアドレスはキャ
ッシュメモリ12で比較判定され、もしもキャッシュメ
モリ内に存在する文字であればキャッシュメモリから直
接データバス1つを通して文字フォントデータがBiT
−BLT回路13に読込まれる。また比較判定の結果キ
ャッシュメモリ内に存在しないフォントであればアドレ
スバス17によりキャラクタジェネレータ11にアクセ
スし、データバス18によりフォントデータをキャッシ
ュ内に蓄猜すると同時にデータバス1つによりBIT−
BLT回路13にも読込まれる。
24X24ドツト構成の文字は72バイトのメモリを必
要とするが、例えば1画面2000文字の表示を行なう
場合、約14KBYTEのキャッシュメモリを持ってい
れば、画面の再表示の際等には殆んどキャッシュメモリ
へのアクセスだけで表示が完了するし、初回の表示の場
合でも、ひらがな、数字等が1画面中繰り返し表示され
る率は極めて高い為、キャラクタジェネレータに比べて
充分高速なメモリ素子でキャッシュメモリを構成してお
けば、そのヒツト率に応じて高速な文字フォント展開が
実現される。
〔発明の効果〕
以上説明したように本発明は、BIT−BLT回路とキ
ャラクタジェネレータとの間にキャッシュメモリを有す
ることにより、ビットマツプメモリに対する高速な文字
フォント展開ができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例をビットマツプ方式のCTI
デイスプレィに適用した場合を示す構成図である。 11・・・キャラクタジェネレータ、12・・・キャッ
シュメモリ、13・・・2次元矩形領域メモリ転送回路
、14・・・ビットマツプメモリ、15・・・CRTデ
イスプレィ、16.17・・・アドレスバス、18゜1
9.20・・・データバス。

Claims (1)

    【特許請求の範囲】
  1. ビット境界の2次元矩形領域メモリ転送回路とキャラク
    タジェネレータとにより文字フォントをビットマップメ
    モリに展開する方式において、前記2次元矩形領域メモ
    リ転送回路と前記キャラクタジェネレータの間にキャッ
    シュメモリを有することを特徴とするキャッシュメモリ
    付文字展開方式。
JP63058637A 1988-03-11 1988-03-11 キャッシュメモリ付文字展開方式 Pending JPH01232386A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63058637A JPH01232386A (ja) 1988-03-11 1988-03-11 キャッシュメモリ付文字展開方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63058637A JPH01232386A (ja) 1988-03-11 1988-03-11 キャッシュメモリ付文字展開方式

Publications (1)

Publication Number Publication Date
JPH01232386A true JPH01232386A (ja) 1989-09-18

Family

ID=13090098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63058637A Pending JPH01232386A (ja) 1988-03-11 1988-03-11 キャッシュメモリ付文字展開方式

Country Status (1)

Country Link
JP (1) JPH01232386A (ja)

Similar Documents

Publication Publication Date Title
JPS61254980A (ja) 文字フオント転送制御方式
JP2982973B2 (ja) パターン塗り潰し方法
JPH01232386A (ja) キャッシュメモリ付文字展開方式
JPS5816189B2 (ja) 文字パタ−ン発生方式
JPS61147292A (ja) マルチウインドウ制御方式
JPH06274145A (ja) 文字処理装置
JPS5915287A (ja) 表示装置
JPS59188761A (ja) 画像メモリの書き込み方式
JPS62138971A (ja) デ−タ処理装置
JPS61200580A (ja) ビツトマツプ表示制御方式
JPS61158384A (ja) 文字処理装置
JPS61239288A (ja) 文字パタ−ン発生方式
JPH04168485A (ja) 情報処理装置
JPS58154885A (ja) 文字パタ−ン発生装置
JPS61109092A (ja) 記憶制御方式
JPH0227677B2 (ja)
JPS62293288A (ja) 文字パタ−ン転送方式
JPS62249190A (ja) 表示装置のアトリビユ−ト表示方式
JPH039395A (ja) マルチウィンドウ回路
JPS6183585A (ja) 表示装置
JPS63274988A (ja) ビットマップディスプレイ用文字パタ−ン発生方式
JPS62145280A (ja) ビツトマツプデイスプレイにおける表示修飾制御方式
JPH05290176A (ja) カラー画像処理方法
JPS60129786A (ja) 画像メモリ装置
JPS6295587A (ja) 表示装置