JPH01231432A

JPH01231432A - デジタルアナログ変換器

Info

Publication number: JPH01231432A
Application number: JP5716988A
Authority: JP
Inventors: Makoto Imamura; 誠今村; Naoya Kusayanagi; 直也草柳
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1988-03-10
Filing date: 1988-03-10
Publication date: 1989-09-14
Anticipated expiration: 2011-03-27
Also published as: JPH0831795B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明はデジタル信号をアナログの電流信号に変換す
るデジタルアナログ変換器に関し、特に高速変換が可能
なデジタルアナログ変換器に関するものである。

〈従来技術〉第７図に３ビツトのデジタルアナログ変換器の構成を示
す、第７図において、１〜３は定電流源であり、それぞ
れ■、２Ｉ、４■の電流が流入する。４〜６は電流スイ
ッチであり、それぞれ定電流源１〜３が接続される。を
流スイ・ツチ４はトランジスタ４１．４２から構成され
る。これらのトランジスタのエミッタは定電流源１に接
続され、トランジスタ４１のコレクタは第１の線路７に
、トランジスタ４２のコレクタは第２の線路８に接続さ
れる。またトランジスタ４１のベースにはスレッシュホ
ールド電圧ｖＴＨが印加され、トランジスタ４２のベー
スは端子り。に接続される。変換すべきデジタル信号の
１ビツト目がこの端子り。

に印加される。電流スイッチ５．６も同様な構成になっ
ており、端子Ｄ１、Ｄ２にはそれぞれデジタル信号の２
ビツト目、３ビツト目が印加される。

この様な構成において、デジタル信号のレベルはその低
レベルがスレッシュホールド電圧ｖＴＨより十分低く、
高レベルは十分高くなるようにされる。入力されるデジ
タル信号が高レベルの電流スイッチは接続されている定
電流源の出力電流を第２の線路８に流し、低レベルの電
流スイッチは第１の線路７に流す、従って、入力される
デジタル信号が負論理であると、第１の線路７に流れる
電流値は変換されるべきデジタル信号に比例し、デジタ
ル信号がアナログ信号に変換される。

〈発明が解決すべき課題〉しかしながら、この様なデジタルアナログ変換器は、入
力されるデジタル信号の個々のビットが完全に同期して
いればよいが、同期していないとグリッチが発生する。

第８図は入力されるデジタル信号と出力電流との関係を
示したものであり、（Ａ）はデジタル信号であり、符号
り。〜Ｄ２はそれぞれ第１図の端子り。〜Ｄ２に印加さ
れるデジタル信号を表わす、（Ｂ）は第１の線路７に流
れる出力電流の変化である。Ｄ　ｏ　−′−Ｄ　２に対
応するデジタル信号は同時には変化せず、それぞれｔ、
〜ｔ３で変化する。その為、（Ｂ）に示すように過渡的
に電流が流れ、グリッチが発生する。

このタイミングのずれによるグリッチの影響はデジタル
信号のビット数が多くなるほど大きくなるので、特に多
ビットのデジタルアナログ変換器では変換速度を早くす
る事が困難であった。

〈発明の目的〉この発明は、グリッチの影響をなくし、高速変換が可能
なデジタルアナログ変換器を提供する事にある。

く課題を解決する為の手段〉前記課題を解決する為に本発明では、複数の定電流源の
出力電流をこの定電流源の各々に接続された電流スイッ
チにより第１の線路と第２の線路に選択的に流す、この
電流スイッチはアナログ信号に変換すべきデジタル信号
により制御される。

この様な構成において、前記定電流源の出力電流を、こ
の電流スイッチに並列に接続されかつ共通の信号で駆動
されるスイッチング素子により前記第２の線路にバイパ
スするようにしたものである。

〈実施例〉第１図に本発明に係るデジタルアナログ変換器の一実施
例を示す、なお、第７図と同じ要素には同一符号を付し
、説明を省略する。第１図において、１０〜１２はトラ
ンジスタであり、それらのベースは共通接続されて端子
ＯＦＦに接続される。

この端子ＯＦＦには信号Ｖ。４．が印加される。また、
トランジスタ１０〜１２のコレクタは第２の線路８に接
続され、それらのエミッタはそれぞれ定電流源１〜３と
電流スイ　′−４〜６の接続点に接続される。

次にこの実施例の動作、−説明する。信号■。、。

がスレッシュボールド電圧Ｖ■■より十分率さい低レベ
ルになるとトランジスタ１０〜１２は全てオフになり、
第７図で説明したデジタルアナログ変換器と同じ動作を
行う、すなわち、デジタル信号がアナログ信号である電
流値の大きさに変換される。■　　がスレッシュホール
ド電圧ｖＴ１１より十ＦＦ分大きい高レベルになると、トランジスタ１０〜１２は
全てオンになり、電流スイッチ４〜６の動作にかかわら
ず定電流源１〜３の出力電流は第２の線路８に流れ、第
１の線路７には電流が流れない、すなわち、デジタルア
ナログ変換器の出力はゼロになる。入力デジタル信号の
全てのビットが変化する前に信号Ｖ。４．を高レベルに
し、変化した後に低レベルにするとグリッチの発生を防
止する事が出来る。

第２図に、第１図で示したデジタルアナログ変換器を２
つ用いて高速デジタルアナログ変換器を構成した例を示
す。第２図において、１３．１４はそれぞれ第１図で示
したデジタルアナログ変換器を表わす、デジタルアナロ
グ変換器１３の端子Ｄｏ〜Ｄ２にはデジタル信号１が、
端子ＯＦＦにはインバーター５を介して信号Ｖ。４．が
印加される。また、デジタルアナログ変換器１４の端子
Ｄ　〜Ｄ２にはデジタル信号２が、端子ＯＦＦにはバッ
ファ１６を介して信号Ｖ。、Ｆが印加される。

第１の線路７は接続されて出力となり、第２の線路８は
共通電位点に接続される。

次に、この実施例の動作を第３図タイムチャートに基づ
いて説明する。なお、第２図と同じ要素には同一符号を
付し、説明を省略する。第３図において、デジタル信号
１及び２は周期Ｔを有し、互いに１゛／２だけずれてそ
れらのデータが更改される。時点■でデジタル信号１の
データが更改され、デジタル信号２のデータは安定して
いる。この直前でＶ。４．を低レベルにするとデジタル
アナログ変換器１４のみがアクティブになりトランジス
タ１０〜１２がオフする短い時間でデジタル信号２に対
応する電流が第１の線路７に現われる。

すなわち、デジタル信号２がアナログ信号に変換される
。時点■でデジタル信号２のデータが変化し、その直前
でｖｏＦＦが高レベルになるので、デジタルアナログ変
換器１３のみがアクティブになり、デジタル信号１がア
ナログ信号に変換される。

このようにすると、各デジタル信号が安定になる時間及
びデジタルアナログ変換器１３．１４の変換時間に関係
なく、トランジスタ１０〜１２がオンオフする短い時間
でデジタルアナログ変換を行うことが出来る。

第４図に他の実施例を示す、この実施例は一定出力とデ
ジタル信号に対応するアナログ出力を高速で交互に出力
するようにしたものである。なお、第１図、第２図と同
じ要素には同一符号を付し、説明を省略する。第３図（
Ａ）は構成図であり、１７はＩ　　の電流が流入する定
電流源である。

０［［この定電流源１７はデジタルアナログ変換器１３の出力
である第１の線路７に接続される。（Ｂ）はタイムチャ
ートであり、デジタルアナログ変換器１３に入力される
デジタル信号が変化する時に高レベルになるようにＶ。

４．が供給される。この図に示すように、ｖｏＦＦが高
レベルの時はデジタルアナログ変換器１３の出力がゼロ
になるので、この実施例の出力は定電流源１７の出力Ｉ
。Ｆｌのみであり、■　　が低レベルの時は■　　に入
力（ＨＦ　　　　　　　　　　ＯＦＦされるデジタル信号に対応する電流値が加算された出力
になる。

なお、第１図の実施例ではデジタルアナログ変Ｊ！！！
！器をＮＰＮ）ランジスタで構成したが、ＰＮＰトラン
ジスタまたはＦ’　Ｅ　Ｔで構成する事もできる。

第５図（Ａ）にＰＮＰトランジスタで構成した例を、（
Ｂ）にＦ　Ｅ　’Ｉ”で構成した例を示す。なお、第１
図と同じ要素には同一符号を付し、説明を省略する。Ｐ
ＮＰトランジスタ、Ｆ　Ｂ　’Ｉ’で構成しても基本的
には同じ構成になる。

また、デジタルアナログ変換器の出力は電圧信号で取り
出す事もできる。この実施例を第６図に示す、抵抗１８
をデジタルアナログ変換器１９の出力と正電源■、の間
に接続し、これＧこより電流−電圧変換を行う、出力は
抵抗１８の両端からとる。

さらに、これらの実施例では入力されるデジタル信号を
３ビツトとしたが、その他のビットでも電流スイッチ、
トランジスタ及び定電流源を並列的に付加する事により
同様にして構成できる。

〈発明の効果〉以上実施例に基づいて具体的に説明したように、この発
明では入力されるデジタル信号に応じて定電流源の電流
を第１または第２の線路に選択的に流す電流スイッチに
並列にスイッチング素子を接続し、前記定電流源の電流
を強制的に前記第２の線路に流すようにした。その為、
デジタル信号の切り換えタイミングとは別のタイミング
でその出力をゼロにする事が出来るので、変換時間に影
響を与えないでデジタル信号の切り換えに起因するグリ
ッチを防止出来るという効果がある。。

【図面の簡単な説明】

第１図は本発明に係るデジタルアナログ変換器の一実施
例を示す構成図、第２図及び第４図は本発明によるデジ
タルアナログ変換器の応用例を示す構成図、第３図は第
２図応用例の動作を説明する為の図、第５図、第６図は
他の実施例を示す図、第７図は従来のデジタルアナログ
変換器の構成を示す構成図、第８図はその特性曲線図で
ある。１〜３．１７・・・定電流源、４〜６・・・電流スイッ
チ、７・・・第１の線路、８・・・第２の線路、１０〜
１２・・・トランジスタ、１３，１４．１９・・・デジ
タルアナログ変換器、１５・・・インバータ、１６・・
・バッファ。

Claims

【特許請求の範囲】

複数の定電流源と、この複数の定電流源に対応して接続
されアナログ信号に変換すべきデジタル信号に応じてそ
の出力電流を第１または第２の線路に選択的に流す電流
スイッチと、この電流スイッチに並列に接続されかつ共
通の信号で駆動されて前記定電流源の出力電流を前記第
２の線路にバイパスするスイッチング素子とを有する事
を特徴とするデジタルアナログ変換器。