JPH01231155A - 周辺機器制御装置 - Google Patents
周辺機器制御装置Info
- Publication number
- JPH01231155A JPH01231155A JP63056256A JP5625688A JPH01231155A JP H01231155 A JPH01231155 A JP H01231155A JP 63056256 A JP63056256 A JP 63056256A JP 5625688 A JP5625688 A JP 5625688A JP H01231155 A JPH01231155 A JP H01231155A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- information processing
- control
- processing device
- peripheral devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 82
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 230000010365 information processing Effects 0.000 claims description 41
- 238000004891 communication Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置と複数の周辺機器との間に接続さ
れ、情報処理装置と周辺機器との間、または周辺機器間
のデータの送受信を制御する周辺機器制御装置に関する
。
れ、情報処理装置と周辺機器との間、または周辺機器間
のデータの送受信を制御する周辺機器制御装置に関する
。
一般に情報処理装置にＲ５−２３２ＣＳＲ５−４２２等
のシリアルインターフェイスで制御される周辺機器を接
続するのに情報処理装置宛に周辺機器毎にインターフェ
イスおよび通信手段を設けることにより接続する方法が
採られている。
のシリアルインターフェイスで制御される周辺機器を接
続するのに情報処理装置宛に周辺機器毎にインターフェ
イスおよび通信手段を設けることにより接続する方法が
採られている。
第２図に従来の情報処理装置と周辺機器とを接続したシ
ステム構成を示す。同図において情報処理装置１０は制
御部１００、各周辺機器制御用のプロトコルが格納され
ているファームウェア１０１−１〜１０１−ｎ、各ファ
ームウェア１０１−１〜１０１〜ｎに対応して設けられ
たインターフェイス端子１０２−１〜１０２−ＴＩおよ
びインターフェイス端子１０２−１〜１０２−ｎからな
り、情報処理装置１０内のインターフェイス端子１０２
−１〜１０２−ＴＩにそれぞれの通信手段３０−１〜３
０−ｎを介して、複数の周辺機器４０−１〜４０−ｎが
接続されている。
ステム構成を示す。同図において情報処理装置１０は制
御部１００、各周辺機器制御用のプロトコルが格納され
ているファームウェア１０１−１〜１０１−ｎ、各ファ
ームウェア１０１−１〜１０１〜ｎに対応して設けられ
たインターフェイス端子１０２−１〜１０２−ＴＩおよ
びインターフェイス端子１０２−１〜１０２−ｎからな
り、情報処理装置１０内のインターフェイス端子１０２
−１〜１０２−ＴＩにそれぞれの通信手段３０−１〜３
０−ｎを介して、複数の周辺機器４０−１〜４０−ｎが
接続されている。
各周辺機器４０−１〜４０−ｎはそれぞれインターフェ
イス端子１０２−１〜１０２−ＴＩ、各周辺機器制御用
のプロトコルが格納されたファームウェア１０１−１〜
１０１−ｎを介して制御部１００により制御されるよう
に構成されていた。
イス端子１０２−１〜１０２−ＴＩ、各周辺機器制御用
のプロトコルが格納されたファームウェア１０１−１〜
１０１−ｎを介して制御部１００により制御されるよう
に構成されていた。
上述したようなシステム構成では各々の周辺機器に対応
させて個別にファームウェアおよびインターフェイス端
子を設けなければならないので、特にインターフェイス
が増加すると情報処理装置と周辺機器との接続部が大き
くなり装置が大型化するという問題があった。
させて個別にファームウェアおよびインターフェイス端
子を設けなければならないので、特にインターフェイス
が増加すると情報処理装置と周辺機器との接続部が大き
くなり装置が大型化するという問題があった。
また周辺機器と情報処理装置との通信プロトコルも個々
に設けなければならないので記憶容量および処理能力が
大きい情報処理装置が必要となり、この開発に大きな工
数が必要となるという問題もあった。
に設けなければならないので記憶容量および処理能力が
大きい情報処理装置が必要となり、この開発に大きな工
数が必要となるという問題もあった。
さらに周辺装置間でデータの送受信を行う必要があるシ
ステムにおいてそのデータの送受信について情報処理装
置では認識する必要がない場合にも、前述した従来のシ
ステム構成では一旦、送信側の周辺機器から送出された
データを情報処理装置が受は取り、そのデータを受信側
の周辺機器に送出するという手順を踏まなければならず
、高速性を要求される処理については十分に対応できな
いという問題があった。
ステムにおいてそのデータの送受信について情報処理装
置では認識する必要がない場合にも、前述した従来のシ
ステム構成では一旦、送信側の周辺機器から送出された
データを情報処理装置が受は取り、そのデータを受信側
の周辺機器に送出するという手順を踏まなければならず
、高速性を要求される処理については十分に対応できな
いという問題があった。
本発明はこのような事情に鑑みてなされたものであり、
情報処理装置に接続される複数の周辺機器が各々、別の
通信プロトコルで制御される場合においても情報処理装
置と周辺機器との間もしくは周辺機器間で高速かつ効率
的にデータ伝達を行うことができる周辺機器制御装置を
提供することを目的とするものである。
情報処理装置に接続される複数の周辺機器が各々、別の
通信プロトコルで制御される場合においても情報処理装
置と周辺機器との間もしくは周辺機器間で高速かつ効率
的にデータ伝達を行うことができる周辺機器制御装置を
提供することを目的とするものである。
本発明は上記目的を達成するために、情報処理装置と複
数の周辺機器との間に接続され、情報処理装置と前記周
辺機器との間、または周辺機器間のデータの送受信を制
御する周辺機器制御装置において、送受信されるデータ
が記憶、蓄積される記憶手段と、情報処理装置との通信
プロトコルが格納される第１のファームウェア格納手段
と、周辺機器との通信プロトコルが格納される第２のフ
ァームウェア格納手段と、情報処理装置もしくは周辺機
器から送出された制御電文を受け、その制御電文がどの
周辺機器宛のものであるか、またはどの周辺機器から情
報処理装置宛に送出されたものであるかを認識し、前記
制御電文により指定された周辺機器もしくは情報処理装
置に対し前記記憶手段に記憶されている所定のデータを
読み出し、送出する制御手段とを有することを特徴とす
るものである。
数の周辺機器との間に接続され、情報処理装置と前記周
辺機器との間、または周辺機器間のデータの送受信を制
御する周辺機器制御装置において、送受信されるデータ
が記憶、蓄積される記憶手段と、情報処理装置との通信
プロトコルが格納される第１のファームウェア格納手段
と、周辺機器との通信プロトコルが格納される第２のフ
ァームウェア格納手段と、情報処理装置もしくは周辺機
器から送出された制御電文を受け、その制御電文がどの
周辺機器宛のものであるか、またはどの周辺機器から情
報処理装置宛に送出されたものであるかを認識し、前記
制御電文により指定された周辺機器もしくは情報処理装
置に対し前記記憶手段に記憶されている所定のデータを
読み出し、送出する制御手段とを有することを特徴とす
るものである。
本発明に係わる周辺機器制御装置では周辺機器の制御を
標準化して集中制御するように構成したので情報処理装
置は多くの周辺機器との間のデータの送受信を周辺機器
制御装置との間でのみ行えばよく、それゆえ周辺機器を
高速かつ効率的に制御することができる。
標準化して集中制御するように構成したので情報処理装
置は多くの周辺機器との間のデータの送受信を周辺機器
制御装置との間でのみ行えばよく、それゆえ周辺機器を
高速かつ効率的に制御することができる。
また情報処理装置に対する負荷の軽減ならびにインター
フェイス端子の個数の削減が図れるので、システムの小
型化が図れる。
フェイス端子の個数の削減が図れるので、システムの小
型化が図れる。
以下、本発明の実施例を図面を参照して説明する。
第１図には本発明に係わる周辺機器制御装置の一実施例
の構成が示されている。同図において、周辺機器制御ｌ
ｌ装置２０は、周辺機器制御装置２０全体の動作を制御
する制御部２００、周辺機器制御装置２０において処理
されるデータを記憶、蓄積する記憶装置２０１、情報処
理装置１０との通信プロトコルが格納されているファー
ムウェアプロトコル２０２、周辺機器との通信プロトコ
ルが格納されているファームウェアプロトコル２０３、
情報処理装置とのインターフェイス端子２０４および各
周辺機器４０−１〜４０−ｎとのインターフェイス端子
２０５−１〜２０５−ｎから構成されている。
の構成が示されている。同図において、周辺機器制御ｌ
ｌ装置２０は、周辺機器制御装置２０全体の動作を制御
する制御部２００、周辺機器制御装置２０において処理
されるデータを記憶、蓄積する記憶装置２０１、情報処
理装置１０との通信プロトコルが格納されているファー
ムウェアプロトコル２０２、周辺機器との通信プロトコ
ルが格納されているファームウェアプロトコル２０３、
情報処理装置とのインターフェイス端子２０４および各
周辺機器４０−１〜４０−ｎとのインターフェイス端子
２０５−１〜２０５−ｎから構成されている。
上記構成において制御部２００はまず、情報処理装置１
０より送出された制御電文からその制御電文が周辺機器
４０−１〜４０−ｎのうちのどの周辺機器に対してのも
のであるかを認識するとともに、−旦受は取った制御電
文は記憶装置２０１に格納する。
０より送出された制御電文からその制御電文が周辺機器
４０−１〜４０−ｎのうちのどの周辺機器に対してのも
のであるかを認識するとともに、−旦受は取った制御電
文は記憶装置２０１に格納する。
次に情報処理装置１０から送出された制御電文の宛先が
認識された周辺機器に対して周辺機器用のファームウェ
アプロトコル２０３によりその周辺機器に適合した制御
電文の形式を抽出し、その制御電文に記憶装置２０１に
格納されたデータを加え、その周辺機器に送出する。
認識された周辺機器に対して周辺機器用のファームウェ
アプロトコル２０３によりその周辺機器に適合した制御
電文の形式を抽出し、その制御電文に記憶装置２０１に
格納されたデータを加え、その周辺機器に送出する。
また周辺機器から情報処理装置１０に対して制御電文が
送出された場合に周辺機器から送られてきた制御電文が
周辺機器４０−１〜４０−ｎのうちどの周辺機器から送
られてきたのかを示すコードを制御部２００は情報処理
装置用のファームウェアプロトコル２０３より選択し、
この選択されたコードを制御電文に付加して情報処理装
置１０に送出する。
送出された場合に周辺機器から送られてきた制御電文が
周辺機器４０−１〜４０−ｎのうちどの周辺機器から送
られてきたのかを示すコードを制御部２００は情報処理
装置用のファームウェアプロトコル２０３より選択し、
この選択されたコードを制御電文に付加して情報処理装
置１０に送出する。
さらに周辺機器から他の周辺機器宛に制御電文が送出さ
れる場合には周辺機器制御装置は自動釣に判断し、情報
処理装置１０の処理を介在させずに周辺機器間において
データ伝送を行うように制御する。
れる場合には周辺機器制御装置は自動釣に判断し、情報
処理装置１０の処理を介在させずに周辺機器間において
データ伝送を行うように制御する。
以上説明したように本発明では周辺機器の制御を標準化
して集中制御するように構成したので情報処理装置と複
数の周辺機器との間のデータの送受信を周辺機器制御装
置との間でのみ行えばよく、それゆえ周辺機器を高速か
つ効率的に制御することができる。
して集中制御するように構成したので情報処理装置と複
数の周辺機器との間のデータの送受信を周辺機器制御装
置との間でのみ行えばよく、それゆえ周辺機器を高速か
つ効率的に制御することができる。
また情報処理装置に対する負荷の軽減ならびにインター
フェイス端子の個数の削減が図れるのでシステムの小型
化が図れる。
フェイス端子の個数の削減が図れるのでシステムの小型
化が図れる。
第１図は本発明に係わる周辺機器制御装置の一実施例の
構成を示すブロック図、第２図は情報処理装置と複数の
周辺機器が接続された従来のシステム構成例を示すブロ
ック図である。 １０・・・・・・情報処理装置、 ２０・・・・・・周辺機器制御装置＼ ４０−１〜４０−ｎ・・・・・・周辺機器、２００・・
・・・・制御部、 ２０１・・・・・・記憶装置、 ２０２．２０３・・・・・・ファームウェアプロトコル
、２０５−１〜２０５−Ｔ１・・・・・・インターフェ
イス端子。
構成を示すブロック図、第２図は情報処理装置と複数の
周辺機器が接続された従来のシステム構成例を示すブロ
ック図である。 １０・・・・・・情報処理装置、 ２０・・・・・・周辺機器制御装置＼ ４０−１〜４０−ｎ・・・・・・周辺機器、２００・・
・・・・制御部、 ２０１・・・・・・記憶装置、 ２０２．２０３・・・・・・ファームウェアプロトコル
、２０５−１〜２０５−Ｔ１・・・・・・インターフェ
イス端子。
Claims (1)
- 【特許請求の範囲】 情報処理装置と複数の周辺機器との間に接続され、情報
処理装置と前記周辺機器との間、または周辺機器間のデ
ータの送受信を制御する周辺機器制御装置において、 送受信されるデータが記憶、蓄積される記憶手段と、 情報処理装置との通信プロトコルが格納される第１のフ
ァームウェア格納手段と、 周辺機器との通信プロトコルが格納される第２のファー
ムウェア格納手段と、 情報処理装置もしくは周辺機器から送出された制御電文
を受け、その制御電文がどの周辺機器宛のものであるか
、またはどの周辺機器から情報処理装置宛に送出された
ものであるかを認識し、前記制御電文により指定された
周辺機器もしくは情報処理装置に対し前記記憶手段に記
憶されている所定のデータを読み出し、送出する制御手
段とを有することを特徴とする周辺機器制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056256A JPH01231155A (ja) | 1988-03-11 | 1988-03-11 | 周辺機器制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056256A JPH01231155A (ja) | 1988-03-11 | 1988-03-11 | 周辺機器制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01231155A true JPH01231155A (ja) | 1989-09-14 |
Family
ID=13022001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63056256A Pending JPH01231155A (ja) | 1988-03-11 | 1988-03-11 | 周辺機器制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01231155A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683649A (ja) * | 1990-06-28 | 1994-03-25 | Digital Equip Corp <Dec> | 共通エージェント・コンピュータ管理システムと方法 |
| JPH11353406A (ja) * | 1998-04-29 | 1999-12-24 | Ncr Internatl Inc | セルフサ―ビス端末装置 |
-
1988
- 1988-03-11 JP JP63056256A patent/JPH01231155A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683649A (ja) * | 1990-06-28 | 1994-03-25 | Digital Equip Corp <Dec> | 共通エージェント・コンピュータ管理システムと方法 |
| JPH11353406A (ja) * | 1998-04-29 | 1999-12-24 | Ncr Internatl Inc | セルフサ―ビス端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142528A (en) | Protocol selector and protocol selection method | |
| CN110808948B (zh) | 远程过程调用方法、装置及系统 | |
| EP0336547B1 (en) | Computer network and method for operating it | |
| US5511230A (en) | Communication system between master system and multiple slave systems in time division mode where a next slave is serviced upon receipt of final acknowledgement | |
| JPH01231155A (ja) | 周辺機器制御装置 | |
| JPH0473178B2 (ja) | ||
| JPS6125348A (ja) | デ−タ通信網の通信速度決定通知方法 | |
| JP2002229886A (ja) | データ送受信方法 | |
| KR100440578B1 (ko) | 라우터의 내부 기능 프로세서간 운용자 메시지 처리방법 | |
| JPS61210740A (ja) | ト−クンバス型ロ−カルネツトワ−クシステムにおける緊急通信制御方式 | |
| JP2916185B2 (ja) | 着呼通信アダプタの動的選定方法 | |
| JPH05167585A (ja) | ローカルエリアネットワーク同報フレーム通信装置及び方法 | |
| JP2000299895A (ja) | ドライブ装置インターフェース方式 | |
| KR920003832B1 (ko) | 통신 버스 인터페이스 장치 | |
| JP3532765B2 (ja) | 伝送方式 | |
| JPH02211738A (ja) | 回線制御装置 | |
| JPH0523098B2 (ja) | ||
| JPH07135525A (ja) | ネットワ−ク管理装置の通信制御方法 | |
| JPS5919457A (ja) | デ−タ伝送システム | |
| JPH0265342A (ja) | 電子ファイリング方式 | |
| JPH0417427A (ja) | ローカルエリアネットワークシステム | |
| JPH0391856A (ja) | 集合端末システム | |
| KR19980036225A (ko) | 무선호출 데이터 전송 지구국 시스템과 망관리 시스템 간의 접속장치 및 접속제어 방법 | |
| JPH0991213A (ja) | 異通信プロトコル間ファイル転送システムおよび方法 | |
| JPH02302155A (ja) | 代表接続方式 |