JPH01229756A - アンチロックブレーキ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、自動車の電子制御装置、特に自動車ブレー
キの制御に用いられるアンチロックブレーキ制御装置用
の多重系制御回路に関する。

〔従来の技術〕

自動車の走行状態を制御するため種々の電子制御装置が
用いられるようになっているが、特に自動車ブレーキの
制御に用いられるアンチロックブレーキ制御装置はブレ
ーキ装置が人命に直接係わるものだけに、その作動の確
実性、安全性が極めて重要である。

上述のアンチロックブレーキ制御装置としては既に種々
の方式のものがあるが、その基本的な制御方法は前後輪
のそれぞれに設けた車輪の回転速度を検知するための複
数個のセンサからの入力信号をパルス信号に変換、処理
し、この入力信号から車輪速度、基準車輪速度（推定車
軸速度）、自動車加速度等を中央処理装置（ＣＰ　Ｕ）
にて演算し、その演算においては、例えば急ブレーキ操
作時に路面がスリップし易い状態にあるため急ロックさ
れる車輪を基準車輪速度との比較により極めて短時間の
間ブレーキ開放し車輪速度が所定値に回復すると再びブ
レーキ制動し、常に車輪と路面間の摩擦係数が最大とな
るべくブレーキ操作をするように上記演算結果に基づい
てブレーキ装置油圧系統のブレーキ圧制御弁の開閉操作
をするのが一般的である。

かかるアンチロックブレーキ制御動作においては、上述
したようにブレーキ制御中に拘わらずその間にブレーキ
開放をする動作が含まれるため、この動作時において制
御装置のいずれかに故障、不作動、誤動作等が発生する
と権めて重大な事故に直結することは明白である。そこ
でこのような制？１）　′！ＡＭの回路構成において上
記のような誤動作等が発生するとその原因を検知してア
ンチロック制御装置自体を不作動として通常のブレーキ
制動方式に戻すという工夫がなされている。

このようなアンチロックブレーキ制御装置の一例として
、米国特許公報第４５４６４３７号に記載のものが知ら
れている。この公報に記載の制？２′Ｉｌ装置を節単に
要約して添付図第３図を参照して説明する。

このブレーキ制御装置では、４つのセンサがら送られる
車輪速度の信号は入力・パルス処理部で処理された後、
２系統ずつの出力信号を互いに同期された２つの独立の
マイクロコンピュータ■、■に送り、これらマイクロコ
ンピュータ１、■相互間で互いに自分の有する情報を送
信して、一方のマイクロコンピュータによりパルプ駆動
回路を駆動し、ブレーキ圧制御バルブを開閉制御すると
同時に上記駆動回路の出力信号を他方のマイクロコンピ
ュータに信号レヘルの変換調整した後送り込んで、前者
のマイクロコンピュータの制御信号を後者のマイクロコ
ンピュータが監視すると共に、後者のマイクロコンピュ
ータの出力を前者のマイクロコンピュータへ送りその信
号を前者のマイクロコンピュータが相互監視している。

さらにもう１つのブレーキ制御装置の例として、第４図
に示す制御回路も既に公知である。この例では、例えば
全輪のセンサ信号を一方のマイクロコンピュータ■へ送
り、これにより前輪用のブレーキ圧制御バルブを制御し
、同様に全輪のセンサ信号をもう一方のマイクロコンピ
ュータ■へ送り、後輪用のブレーキ圧制御バルブを制御
すると共に、２つの独立のマイクロコンピュータ相互間
で相手の出力信号の異常を監視している。

この他にも、マイクロコンピュータとこれによって制御
されるブレーキ圧制御バルブを１対ｌに対応させ、前輪
右側、左側、及び両後輪に対して上記各組の制御部材３
組を備え、それぞれのマイクロコンピュータの出力信号
を相互に監視するように構成されているブレーキ制御装
置がある。

（発明が解決しようとする課題〕 しかしながら、上述した米国特許公報第４５４６４３７
号によるアンチロックブレーキ制御装置では、制御ｎ回
路中に多重故障が重なり例えば主としてブレーキ圧制御
用の電磁弁を制御する側のマイクロコンピュータに異常
が発生しているに拘らず故障検知がもう一方の監視する
側のマイクロコンピュータによりなされないときに、異
常なバルブ制御信号が出力される可能性があり、その他
種々の故障モードを考えると必ずしも故障、誤動作等に
対する対策は十分とは言えない。

例えば、一方のマイクロコンピュータでもう一方のマイ
クロコンピュータを監視する場合、両方のＣＰＵの出力
が不一致であるとしてどちらかのマイクロコンピュータ
が他方のマイクロコンピュータを異常であると判定する
ためには異常判定時間がある程度の長さ必要である。こ
の異常判定をマイクロコンピュータのソフトプログラム
上で行なう場合、プログラムの実行速崩との関係で何ｍ
秒に１回の判定を行なっている。またミクロ的に見れば
２つのマイクロコンピュータの出力は数８秒の時間差が
あり、従って必らず不一致の時間が存在するので、ハー
ドウェアで不一致を監視するとしてもやはりある程度の
長さの異常判定時間が必要である。

か−る異常判定中の出力はどのような出力でも許可され
るため、システムにとって好ましくない出力となってし
まうことがある０例えば、１回の異常出力が異常判定時
間以内で繰り返し間欠的に異常な減圧出力をしてしまう
ようなマイクロコンピュータの異常動作があった場合に
必要以上に制動力が低下することがあり得る。

前記第二の従来例では、上記と同様な問題が少なくとも
片側２系統に対して発生する可能性がある。

第三の従来例では、３系統を独立に制御する方式である
から、故障率はそれに伴なって必然的に増大し、その反
面コストがかかるという欠点がある。

そして上記いずれの従来例の場合も、マイクロコンピュ
ータからの出力信号はその制御回路によって制御しよう
とするアクチュエータの被駆動部に対し、そのまま直接
に与えられており、一方のマイクロコンピュータの出力
信号をもう一方のマイクロコンピュータにより相互に監
視するか、又は全く独立に制御するものであり、多重故
障が重なったときに、それぞれ出力信号の状態に応して
最も安全側に制御するようには構成されていない。

〔課題を解決するための手段〕

そこで上記課題を解決するための手段としてこの発明で
は、自動車の車輪の回転状態を検出する少なくとも１以
上の車輪速センサと、その電気信号を２値化信号に変換
するＡ／Ｄ変換部と、この２値化信号の処理をする２つ
の互いに独立の入力処理回路と、その出力信号に基づい
て所定のプログラムに従い論理演算して制御信号を出力
する、互いに並列に設けられ独立に同期駆動される２つ
の制御論理回路と、これら制ｊｌｌ論理回路の出力を前
輪側に対してはＡＮＤ論理、後輪側に対してはＯＲ論理
により論理演算して出力を決定する出力決定論理回路と
、アンチロック制御されるブレーキ配管系内に設けられ
各車輪に伝達されるブレーキ圧を制御する液圧ユニット
の電磁弁を前記決定出力により駆動するバルブ駆動回路
とを備え、前記出力決定論理回路は２つのＩ御論理回路
の出力信号が互いに一敗しているときはそのま一出力し
、不一致の場合は前輪に対してブレーキ圧を加圧側に、
後輪に対して減圧側に出力を決定するように構成したの
である。

〔作用〕

車輪速センサにより検出される車輪速度を表わす電気信
号はＡ／Ｄ変換部に送られて２（！比信号に変換され、
その出力信号は２つに分岐されてそれぞれ入力処理回路
に並列的に供給される。入力処理回路で信号のタイミン
グ、間隔を調整して入力処理した後火の制？ｆｌ論理回
路へ送られる。

制御論理回路は、制御対象のバルブ駆動回路にそれぞれ
必要な作動をさせるための′Ｉ′ＡＩ御信号を、制御論
理回路中に設けられた所定のプログラムに従って演算す
ることによって出力するもので、−般にマイクロコンピ
ュータにより構成される。前記２つの制御論理回路の出
力信号は本来正常動作時には同一の信号として出力され
るべきものであるが、入力処理回路あるいは制御論理回
路のいずれかで生じる誤動作、故障、ノイズ、タイミン
グズレ等のため必ずしも正確に同一の信号ではないこと
があり、これらをそのま−出力するとバルブ駆動回路が
誤動作する可能性がある。

そこで、この発明では２つの制御論理回路の出力のいず
れかを正常信号としてこの（３号ともう一方の出力信号
を次の出力決定論理回路において、前輪に対してはＡＮ
Ｄ論理により、後輪に対してはＯＲ論理により論理演算
し、前記正常信号ともう一方の出力信号が一致するとき
はそのま＼の信号として出力する。この場合、一致して
いるかどうかの判定はその判断に最小限必要な所定時間
内で両信号が一致する場合を含むものとする。従って、
両信号が不一致であれば所定時間内ではそのうちバルブ
駆動回路に対して安全動作側となる方の信号を供給し、
所定時間内に両信号が一致する信号となればその一致信
号をバルブ駆動回路へ与え、所定時間内に一致しないと
きはシステムは異常と判定し、システムへフェイルセー
フ出力信号を出力し、電磁弁やポンプを部分的にあるい
は完全に不能にする。

上記安全動作側の信号とは、例えば前輪に対して２つの
制御論理回路の出力が、一方は加圧、他方は保持又は減
圧指令であったときにいずれの場合も加圧側に、一方は
保持、減圧で、他方が減圧のときは保持、減圧側にとい
うように２つの出力のうち加圧側に近い方をＡＮＤ論理
により選択して出力することを意味する。

後輪に対しては、２つの出力が加圧、保持のときは保持
を、保持、減圧のときは減圧側をというように２つの出
力のうち減圧側に近い状態をＯＲ論理により選択して出
力することになる。

このように前輪は加圧側に、後輪は減圧側に制御するの
は、アンチロックブレーキ制御をする上で前輪はブレー
キ制動時の制動荷重の分布が前輪に対して全体の７０〜
８０％となるため加圧側に制動することは制動力を有効
に作用させる上で有利であり、後輪はシリ振り防止をす
るための横保持力を値保し、操縦性、安定性を得る上で
有利に安全側に作用することが経験的に知られているか
らである。

〔実施例〕

以下この発明の実施例について添付図を参照して詳細に
説明する。

第１図に示すように、この実施例のアンチロックブレー
キ制御回路では、自動車の各車輪速度を検出する車輪速
センサＳ１、Ｓｔ、Ｓ３、Ｓ４からの電気信号は入力部
１へ送られた後Ａ／Ｄコンバータ２と入カバソファ３か
ら成るＡ／Ｄ変換部でパルス信号に変換され、−時的に
記憶される。

上記パルス信号は入力バッファ３から２つに分岐されて
２つの互いに独立な入力処理回路４ζ４′へそれぞれ並
列に同時に送られる。

入力処理回路４．４′ではパルス信号を送り出すタイミ
ング、間隔等を必要に応じて調整して次の制御論理回路
５．５′へ信号が送られる。２つの制御論理回路５．５
′は並列に互いに独立に同期駆動され、前記入力処理回
路４．４′からの信号を所定のプログラムに従い、論理
演算してアンチロックブレーキ装置のブレーキ圧制御用
電磁弁を開閉するための制御信号を出力するものであり
、それぞれ同一のプログラムに従って動作するマイクロ
コントローラ又はワンチップマイクロコンピュータから
構成することができる。

上記論理演算は、上記パルス信号から時々刻々変化する
車輪速度を計算し、この車輪速度から自動車の車輌速度
を求める推定式により基準車輪速度を求め、車輪速度が
基準車輪速度を下回るとその速度差に応じて前記電磁弁
を加圧から減圧又は保持の方向に操作する制御信号を出
力するように行なわれる。車輪速度が基準車輪速度を下
回ると車輪のスリップ率が増大し、ブレーキ制動による
タイヤＦｊＷｉ力が有効に利用されなくなり、そこでブ
レーキ制動中にも拘わらず極めて短時間の間にブレーキ
を開放してブレーキ制動力を減少させ、そしてスリップ
率が回復してくれば再びブレーキ制動を保持又は加圧の
方向に操作する。この操作を繰り返すことによって車輪
のロックが防止される。

前記制御’８論理回路５．５′の出力はそれぞれ２つの
ＡＮＤ論理回路６．７及び１つのＯＲ論理素子８から成
る出力決定論理回路へ送られる。そしてその出力はブレ
ーキ圧制御用電磁弁の３つの駆動回路１）．１２．１３
を介して３つの電磁弁１４．１５．１６を開閉する制御
信号として出力される。これら電磁弁１４．１５．１６
はそれぞれ右前輪、左前輪、両後輪用に用いられる。

上記出力決定論理回路の詳細を第２図に示す（−点鎖線
内に太線で示し、それ以外の関連部分を細線で示してい
る）。前記電磁弁はそれぞれ吸入弁（Ｉｎｔａｂｅ　Ｖ
ａｌｖｅ）と排出弁（Ｅｘｈａｕｓｔ　Ｖａｌｖｅ）の
一対のものから成り、右前輪、左前輪、両後輪用に合計
６つの電磁弁が設けられている。従って、吸入弁、排出
弁の各県のものには添字１、Ｅがそれぞれ付しである。

そして右前輪、左前輪の各出力決定論理回路は、それぞ
れの各県の出力！、Ｅが、前記制御論理回路５．５′の
出力■。、ｌｌ、Ｅ、　、Ｅ、に対して（ｔｏ、Ｅｏは
５に対応し、１、、Ｅ、は５′に対応） １　＝Ｉ　ｏ　　・Ｉ。

Ｅ＝１゜・Ｅｏ　・１）　・Ｅ、＝１・　（Ｅｏ　　・
Ｅ、）を満足するようなＡＮＤ論理回路として、また両
後輪の出力決定論理回路は、 １＝１．・Ｉ、＋１゜・Ｅ＋　＋　１）−Ｅ。

Ｅ＝　（１＋　Ｅ＋　＋Ｉ。Ｅ、）・■を満足するＯＲ
論理回路として形成されている。

なお、この出力決定論理回路には、前記２つの制御論理
回路の（ワンチップマイクロコンピュータ）の片方又は
両方が暴走したら、全ての出力を強制的にＯＦＦとする
ためのウォッチドッグ信号ＷＤをＮＯＲ素子６’　、　
、６’　、　、？’　、　、？’１．８’　Ｅ　、８’
　Ｉを介して送信し、この入力がハイレベル信号（以下
１）と記す）である限り出力が出ないようにしである０
通常時はこのＷＤ倍信号ローレベル信号（以下りと記す
）であるから、もう一方の入力がしてあれば出力はＨと
なり、■！であれば出力はＬとなる。従って、その前方
の論理素子はＮＡＮＤ素子６．．６．　、？、、？、と
することによって全体としてそれぞれＡＮＤ論理回路を
、又ＮＯＲ素子８゜、８１とすることによって全体とし
てそれぞれＯＲ論理回路を形成している。

例えば、右前輪の吸入弁の系について見ると、入力信号
が共に１）のときＮＡＮＤ素子６１の出力はＬとなり、
ＮＯＲ素子６′、の一方の入力は通常時はＬであるから
、その出力はＨとなり、逆に入力信号が共にＬのときＮ
ＡＮＤ素子６．の出力は１）となり、ＮＯＲ素子６′１
の出力はＬとなるから、結局全体としてはＡＮＤ論理回
路を形成することになる。上記は左前輪の吸入弁の系（
７１，７′１．１２１）についても全く同様に成立する
。

左右前輪の排出弁の系（６□、６′□、１）゜及び、７
え、？’、、１２．）について原則的には同じであるが
、この場合入力信号として上述の吸入弁の系の出力１を
ＮＡＮＤ素子６゜、７．に対して入力している点が若干
異なっている。

後輪用の吸入弁の系（８，，８’、、１３．）について
は、ＮＡＮＤ素子８□、８１２．８１３．８１いインバ
ータ８　＋ｓ及びＮＯＲ素子８′１を組合せることによ
り、又排出弁の系（８，，８’　、、１３、）について
は、インバータ８．い８Ｅ！、ＮＡＮＤ素子８，３．８
，４を組合せることにより同様にして全体としてそれぞ
れＯＲ論理回路を形成している。

さらにこの制御回路には第１図に示すように上記出力決
定論理回路の出力を電磁弁１４．１５．１６用の駆動回
路１）．１２．１３に供給し、ここで増幅された駆動信
号を前記制御論理回路５．５′のそれぞれ出力信号と比
較する２つの比較回路９、Ｓ′と、この比較回路の不一
致信号のいずれかによりフェイルセーフ出力信号を出力
するフェイルセーフ出力回路１０とが備えられている。

フェイルセーフ出力信号は、例えば上記電磁弁１４．１
５．１６の電源を開閉するフェイルセーフリレー１８の
駆動回路１７に与えられ、フェイルセーフリレーをＯＦ
Ｆしてアンチロックブレーキ制御装置を部分的に又は完
全に不能にする。なお、第２図下方に示すようにフェイ
ルセーフ出力回路１０に対しても出力決定論理回路と同
様にＷＤ倍信号入力され、従ってＮＯＲ素子１０’と１
０″及びその間に挿入したインバータ１０″によってフ
ェイルセーフ出力回路１０を形成している。

このフェイルセーフ出力回路１０は負論理で構成されて
おり、ＮＯＲ素子１０′の入力信号即ち比較回路９．９
′の出力信号のいずれかが不一致信号（Ｈ）のとき、Ｎ
ＯＲ素子１０′の出力信号はＬとなり、従ってインバー
タ１０”’の出力信号がＨ１即ちＮＯＲ素子１０″の一
方の入力信号がＨとなり、一方ＷＤ信号は通常はしてあ
るから、ＮＯＲ素子１０″の出力信号がＬとなって駆動
回路１７はＯＦＦとなる。このためフェイルセーフリレ
ー１８もＯＦＦとなり、アンチロックブレーキ制御装置
の駆動源が部分的に又完全に遮断され、これにより比較
回路９．９′の出力信号がフェイルセーフ信号として作
用することになる。従って、上記駆動源を正常動作させ
るためには、フェイルセーフリレー１８をＯＮにしなけ
ればならず、これはＷＤ他信号し、インバータ１０”の
出力信号がＬ　（ＡＮＤ条件）で生ずるから、比較回路
９．９′のいずれかの出力信号もしてなければならない
。

次に、上記実施例の出力決定論理回路の論理構成につい
て説明する。

前述した通り、右前輪、左前輪、両後輪の各系統に対し
て給入弁、排出弁の２つの電磁弁がそれぞれ使用され、
これらに対する制御入力信号の組合せによってブレーキ
圧は加圧、保持、減圧の３位置に制御される。

ム（■）　　Ｉ′″（Ｅ）　　ブレーキ・ＯＦＦ　（Ｌ
）　ＯＦＦ　（Ｌ）加圧 （ｉｌｌ！常状態） ＯＮ　（ＩＮ　　ＯＦＦ　（Ｌ）保持 ＯＮ　（Ｈ）　　ＯＮ　（Ｉり　　減圧ＯＦＦ　（Ｌ）
　　ＯＮ　（１））　　　（禁止出力）（不使用） 電磁弁をこのように制御するため、出力決定論理回路に
与えられる制御論理回路５．５′　（下記ではＣＰＵ０
１ＣＰＵＩと略記する）からの出力と、この出力の種々
の組合せに対して出力決定論理回路で論理演算した結果
の出力信号との関係は次の通りである。

右前輪、左前輪　−・ＡＮＤ論理 再後槍　−−−−ＯＲ回路 上記出力決定論理表中、２つのｃｐｕｏとｃｐＵｌのい
ずれか一方の出力信号が出力決定論理回路の出力と異な
る信号である場合、例えばＣＰＵ０の出力信号が保持、
ＣＰＵ　１の出力信号が減圧であるとき出力決定論理回
路の出力は保持であるからＣＰＵＩ側の出力信号は異な
る信号となる。

従ってこの場合は比較回路９′がら不一致信号（１（）
が出力され、フェイルセーフ出力ｆｓ号がフェイルセー
フ出力回路１０がら出力されることになる。このフェイ
ルセーフ信号は、両ＣＰＬＩの出力信号が上記のような
加圧、保持、減圧、禁１に出力のいずれかを異なる組合
せで出力しているときは、その異なる信号が持続してい
る時間によって出力されるか否かがＣＰＵによって決定
される。

例えば、この実施例ではその持続時間が８ｍ５（ミリセ
カンド）を限界としてそれ以上の長い時間榊続するとき
は論理表の動作を持続したままフェイルセーフ出力信号
を出力し、それ以下の時は論理表に従って制御が実行さ
れフェイルセーフ出力信号は出力されない。フェイルセ
ーフ出力信号が出力されるとフェイルセーフリレー１８
がＯＦＦとなってアンチロックブレーキ制御装置の油圧
駆動源の電源回路が部分的に又は全体的に遮断され制御
装置は不能となる。

上記の表からｃｐｕｏ、ｃｐｕｔの出力の種々の組合せ
に対して出力決定論理回路の出力は、前輪に対してはそ
れぞれＡＮＤ論理により加圧側に、後輪に対してはＯＲ
論理により減圧側に決定されることが分かる。これは、
ＣＰＵの故障、ノイズ、ＣＰＵ間のタイミングのズレ等
の原因により、本来両ＣＰＵの出力は全く一致すべきも
のが、異なる信号として出力されることがあるため、か
かる異なる信号が出力されたときは前輪は加圧側に制ｉ
′ｒＪシてブレーキ圧を高めることにより制動力を確保
し、後輪は減圧側に制御してブレーキ圧を低下させるこ
とにより、車体安定性を確保するためである。また、こ
の場合に前後輪を互いに逆方向に制御するのは、上記の
ような両ＣＰＵの出力が異なる信号となったときはアン
チロックブレーキ制御をする上で前輪は制動時の車体荷
重分布の影響で前輪の制動力が全体（前輪十後輪）の７
０〜８０％を占めるために加圧側が制動力確保の上で有
利に、そして後輪はシリ振り防止のための横保持力を確
保するために減圧側が操縦性、安定性の上で有利に、安
全側に作用することが経験的に知られているからである
。

上述したように、この実施例ではアンチロックブレーキ
制御の動作としては、加圧、保持、減圧の３位置制御Ｉ
Ｉを例として説明したが、かかる制御方法は加圧、減圧
のみから成る２位置制御に対しても適用し得ることは容
易に理解されよう。

さらに、例えば従来のアンチロックブレーキ制御装置の
ように、センサからの入力信号を２つの独立の中央処理
装置に並列的に送り、一方の中央処理装置の出力をもう
一方の中央処理装置の出力と比較し、相互に異なる信号
が出力されているときはいずれかに故障、ノイズ、タイ
ミングのずれ等が発生しているものとして制御信号の出
力の送信を停止させ、アンチロックブレーキ制御をしな
いようにする、あるいは異常信号のまま制御するのとは
全く基本的に異なり、この発明では被駆動部をその被駆
動部の使用目的によって要求される作動の性質に応じて
それぞれ安全側となる方向に２つの制御論理回路の出力
を組合せてその出力を決定するにあることも容易に理解
されよう。

〔効果〕

以上詳細に説明したように、この発明のアンチロック部
制御回路では２つの制御論理回路と、その出力を前輪に
対してはＡＮＤ論理、後輪に対してはＯＲ論理により論
理演算して出力を決定する出力決定論理回路を設け、２
つの制御論理回路の出力が一致しているときはそのま＼
出力し、異なるときは前輪が加圧側に、後輪が減圧側と
なるように出力を決定してそれぞれブレーキ制御するよ
うにしたから、不一敗信号のため突然動作が中止される
というような不都合もなく、安全で操縦安定性に優れた
ブレーキ制御回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明によるアンチロックブレーキ制御！装
置の全体概略ブロック図、第２図は上記実施例の出力決
定論理回路の詳細ブロック図、第３図及び第４図はそれ
ぞれアンチロックブレーキ制御装置の従来例を示すブロ
ック図である。 ４・・・・・・入力処理回路、 ５．５′・・・・・・制御論理回路、 ６．７・・・・・・ＡＮＤ論理素子、 ８・・・・・・ＯＲ論理素子、　９．９′曲・・比較回
路、１０・・・・・・フェイルセーフ出力回路。 特許出願人　　住友電気工業株式会社 同　代理人　　　鎌　　　１）　　文　　　−第２図 第３図 第４図

Claims (3)

【特許請求の範囲】
1. （１）自動車の車輪の回転を検出する少なくとも１以上
   の車輪速センサと、その電気信号を２値化信号に変換す
   るＡ／Ｄ変換部と、この２値化信号の処理をする２つの
   互いに独立の入力処理回路と、その出力信号に基づいて
   所定のプログラムに従い論理演算して制御信号を出力す
   る、互いに並列に設けられ独立に同期駆動される２つの
   制御論理回路と、これら制御論理回路の出力を前輪側に
   対してはＡＮＤ論理、後輪側に対してはＯＲ論理により
   論理演算して出力を決定する出力決定論理回路と、アン
   チロツク制御されるブレーキ配管系内に設けられ各車輪
   に伝達されるブレーキ圧を制御する液圧ユニットの電磁
   弁を前記決定出力により駆動するバルブ駆動回路とを備
   え、前記出力決定論理回路は前記２つの制御論理回路の
   出力信号が互いに一致しているときはそのまゝ出力し、
   不一致の場合は前輪に対してブレーキ圧を加圧側に、後
   輪に対して減圧側に出力を決定するように構成して成る
   アンチロックブレーキ制御回路。
2. （２）前記制御論理回路が同一のプログラムに従って動
   作するマイクロコントローラもしくはワンチップマイク
   ロコンピュータであることを特徴とする請求項１に記載
   のアンチロックブレーキ制御回路。
3. （３）前記出力決定論理回路の出力を前記制御論理回路
   の出力と比較する２つの比較回路と、前記比較回路のい
   ずれかより不一致信号を受信するとフェイルセーフ出力
   信号を出力するフェイルセーフ出力回路を備え、フェイ
   ルセーフ出力信号により制御対象の系であるブレーキ配
   管中の電磁弁、ポンプ、モータを部分的に又は完全に不
   能にすることを特徴とする請求項１又は２に記載のアン
   チロックブレーキ制御回路。