JP2649684B2

JP2649684B2 - アンチロックブレーキ制御回路

Info

Publication number: JP2649684B2
Application number: JP5727488A
Authority: JP
Inventors: 文雄牧野
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1988-03-09
Filing date: 1988-03-09
Publication date: 1997-09-03
Anticipated expiration: 2012-09-03
Also published as: JPH01229756A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、自動車の電子制御装置、特に自動車ブレ
ーキの制御に用いられるアンチロックブレーキ制御装置
用の多重系制御回路に関する。

〔従来の技術〕

自動車の走行状態を制御するため種々の電子制御装置
が用いられるようになっているが、特に自動車ブレーキ
の制御に用いられるアンチロックブレーキ制御装置はブ
レーキ装置が人命に直接係るものだけに、その作動の確
実性、安全性が極めて重要である。

上述のアンチロックブレーキ制御装置としては既に種
々の方式のものがあるが、その基本的な制御方法は前後
輪のそれぞれに設けた車輪の回転速度を検知するための
複数個のセンサからの入力信号をパルス信号に変換、処
理、この入力信号から車輪速度、基準車輪速度（推定車
輛速度）、自動車加速度等を中央処理装置（CPU）にて
演算し、その演算においては、例えば急ブレーキ操作時
に路面がスリップし易い状態にあるため急ロックされる
車輪を基準車輪速度との比較により極めて短時間の間ブ
レーキ開放し車輪速度が所定値に回復すると再びブレー
キ制動し、常に車輪と路面間の摩擦係数が最大となるべ
くブレーキ操作をするように上記演算結果に基づいてブ
レーキ装置油圧系統のブレーキ圧制御弁の開閉操作をす
るのが一般的である。

かかるアンチロックブレーキ制御動作においては、上
述したようにブレーキ制御中に拘わらずその間にブレー
キ開放をする動作が含まれるため、この動作時において
制御装置のいずれかに故障、不作動、誤動作等が発生す
ると極めて重大な事故に直結することは明白である。そ
こでこのような制御装置の回路構成において上記のよう
な誤動作等が発生するとその原因を探知してアンチロッ
ク制御装置自体を不作動として通常のブレーキ制動方式
に戻すという工夫がなされている。

このようなアンチロックブレーキ制御装置の一例とし
て、米国特許公報第4546437号に記載のものが知られて
いる。この公報に記載の制御装置を簡単に要約して添付
図第３図を参照して説明する。

このブレーキ制御装置では、４つのセンサから送られ
る車輪速度の信号は入力・パルス処理部で処理された
後、２系統ずつの出力信号を互いに同期された２つの独
立のマイクロコンピュータＩ、IIに送り、これらマイク
ロコンピュータＩ、II相互間で互いに自分の有する情報
を送信して、一方のマイクロコンピュータによりバブル
駆動回路を駆動し、ブレーキ圧制御バルブを開閉制御す
ると同時に上記駆動回路の出力信号を他方のマイクロコ
ンピュータに信号レベルの変換調整した後送り込んで、
前者のマイクロコンピュータの制御信号を後者のマイク
ロコンピュータが監視すると共に、後者のマイクロコン
ピュータの出力を前者のマイクロコンピュータへ送りそ
の信号を前者のマイクロコンピュータが相互監視してい
る。

さらにもう１つのブレーキ制御装置の例として、第４
図に示す制御回路も既に公知である。この例では、例え
ば前輪のセンサ信号を一方のマイクロコンピュータＩへ
送り、これにより前輪用のブレーキ圧制御バルブを制御
し、同様に全輪のセンサ信号をもう一方のマイクロコン
ピュータIIへ送り、後輪用のブレーキ圧制御バルブを制
御すると共に、２つの独立のマイクロコンピュータ相互
間で相手の出力信号の異常を監視している。

この他にも、マイクロコンピュータとこれによって制
御されるブレーキ圧制御バルブを１対１に対応させ、前
輪右側、左側、及び両後輪に対して上記各組の制御部材
３組を備え、それぞれのマイクロコンピュータの出力信
号を相互に監視するように構成されているブレーキ制御
装置がある。

〔発明が解決しようとする課題〕

しかしながら、上述した米国特許公報第4546437号に
よるアンチロックブレーキ制御装置では、制御回路中に
多重故障が重なり例えば主としてブレーキ圧制御用の電
磁弁を制御する側のマイクロコンピュータに異常が発生
しているに拘らず故障検知がもう一方の監視する側のマ
イクロコンピュータによりなされないときに、異常なバ
ルブ制御信号が出力される可能性があり、その他種々の
故障モードを考えると必ずしも故障、誤動作等に対する
対策は十分とは言えない。

例えば、一方のマイクロコンピュータでもう一方のマ
イクロコンピュータを監視する場合、両方のCPUの出力
が不一致であるとしてどちらかのマイクロコンピュータ
が他方のマイクロコンピュータを異常であると判定する
ためには異常判定時間がある程度の長さ必要である。こ
の異常判定をマイクロコンピュータのソフトプログラム
上で行なう場合、プログラムの実行速度との関係で何ｍ
秒に１回の判定を行なっている。またミクロ的に見れば
２つのマイクロコンピュータの出力は数μ秒の時間差が
あり、従って必らず不一致の時間が存在するので、ハー
ドウェアで不一致を監視するとしてもやはりある程度の
長さの異常判定時間が必要である。

かゝる異常判定中の出力はどのような出力でも許可さ
れるため、システムにとって好ましくない出力となって
しまうことがある。例えば、１回の異常出力が異常判定
時間以内で繰り返し間欠的に異常な減圧出力をしてしま
うようなマイクロコンピュータの異常動作があった場合
に必要以上に制動力が低下することがあり得る。

前記第二の従来例では、上記と同様な問題げ少なくと
も片側２系統に対して発生する可能性がある。

第三の従来例では、３系統を独立に制御する方式であ
るから、故障率はそれに伴なって必然的に増大し、その
反面コストがかかるという欠点がある。

そして上記いずれの従来例の場合も、マイクロコンピ
ュータからの出力信号はその制御回路によって制御しよ
うとするアクチュエータの被駆動部に対し、そのまま直
接に与えられており、一方のマイクロコンピュータの出
力信号をもう一方のマイクロコンピュータにより相互に
監視するか、又は全く独立に制御するものであり、多重
故障が重なったときに、それぞれ出力信号の状態に応じ
て最も安全側に制御するようには構成されていない。

〔課題を解決するための手段〕

そこで上記課題を解決するための手段としてこの発明
では、自動車の車輪の回転状態を検出する少なくとも１
以上の車輪速センサと、その電気信号を２値化信号に変
換するA/D変換部と、この２値化信号の処理をする２つ
の互いに独立の入力処理回路と、その出力信号に基づい
て所定のプログラムに従い論理演算して制御信号を出力
する、互いに並列に設けられ独立に同期駆動される２つ
の制御論理回路と、これら制御論理回路の出力を前輪側
に対してはAND論理、後輪側に対してはOR論理により論
理演算して出力を決定する出力決定論理回路と、アンチ
ロック制御されるブレーキ配管系内に設けられ各車輪に
伝達されるブレーキ圧を制御する液圧ユニットの電磁弁
を前記決定出力により駆動するバルブ駆動回路とを備
え、前記出力決定論理回路は２つの制御論理回路の出力
信号が互いに一致しているときはそのまゝ出力し、不一
致の場合は前輪に対してブレーキ圧を加圧側に、後輪に
対して減圧側に出力を決定するように構成したのであ
る。

〔作用〕

車輪速センサにより検出される車輪速度を表わす電気
信号はA/D変換部に送られて２値化信号に変換され、そ
の出力信号は２つに分岐されてそれぞれ入力処理回路に
並列的に供給される。入力処理回路で信号のタイミン
グ、間隔を調整して入力処理した後次の制御論理回路へ
送られる。

制御論理回路は、制御対象のバルブ駆動回路にそれぞ
れ必要な作動をさせるための制御信号を、制御論理回路
中に設けられた所定のプログラムに従って演算すること
によって出力するもので、一般にマイクロコンピュータ
により構成される。前記２つの制御論理回路の出力信号
は本来正常動作時には同一の信号として出力されるべき
ものであるが、入力処理回路あるいは制御論理回路のい
ずれかで生じる誤動作、故障、ノイズ、タイミングズレ
等のため必ずしも正確に同一の信号ではないことがあ
り、これらをそのまゝ出力するとバルブ駆動回路が誤動
作する可能性がある。

そこで、この発明では２つの制御論理回路の出力のい
ずれかを正常信号としてこの信号ともう一方の出力信号
を次の出力決定論理回路において、前輪な対してはAND
論理により、後輪に対してはOR論理により論理演算し、
前記正常信号ともう一方の出力信号が一致するときはそ
のまゝの信号として出力する。この場合、一致している
かどうかの判定はその判断に最小限必要な所定時間内で
両信号が一致する場合を含むものとする。従って、両信
号が不一致であれば所定時間内ではそのうちバルブ駆動
回路に対して安全動作側となる方の信号を供給し、所定
時間内に両信号が一致する信号となればその一致信号を
バルブ駆動回路へ与え、所定時間内に一致しないときは
システムは異常と判定し、システムへフェイルセーフ出
力信号を出力し、電磁弁やポンプを部分的にあるいは完
全に不能にする。

上記安全動作側の信号とは、例えば前輪に対して２つ
の制御論理回路の出力が、一方は加圧、他方は保持又は
減圧指令であったときにいずれの場合も加圧側に、一方
は保持、減圧で、他方が減圧のときは保持、減圧側にと
いうように２つの出力のうち加圧側に近い方をAND論理
により選択して出力することを意味する。

後輪に対しては、２つの出力が加圧、保持のときは保
持を、保持、減圧のときは減圧側をというように２つの
出力のうち減圧側に近い状態をOR論理により選択した出
力することになる。

そのように前輪は加圧側に、後輪は現圧側に制御する
のは、アンチロックブレーキ制御をする上で前輪はブレ
ーキ制動時の制動荷重の分布が前輪に対して全体の70〜
80％となるため加圧側に制動することは制動力を有効に
作用させる上で有利であり、後輪はシリ振り防止をする
ための横保持力を確保し、操縦性、安定性を得る上で有
利に安全側に作用することが経験的に知られているから
である。

〔実施例〕

以下この発明の実施例について添付図を参照して詳細
に説明する。

第１図に示すように、この実施例のアンチロックブレ
ーキ制御回路では、自動車の各車輪速度を検出する車輪
速センサS₁、S₂、S₃、S₄からの電気信号は入力部１へ送
られた後A/Dコンバータ２と入力バッファ３から成るA/D
変換部でパルス信号に変換され、一時的に記憶される。
上記パルス信号は入力バッファ３から２つに分岐されて
２つの互いに独立な入力処理回路４、４′へそれぞれ並
列に同時に送られる。

入力処理回路４、４′ではパルス信号を送り出すタイ
ミング、間隔等を必要に応じて調整して次の制御論理回
路５、５′へ信号が送られる。２つの制御論理回路５、
５′は並列に互いに独立に同期駆動され、前記入力処理
回路４、４′からの信号を所定のプログラムに従い、論
理演算してアンチロックブレーキ装置のブレーキ圧制御
用電磁弁を開閉するための制御信号を出力するものであ
り、それぞれ同一のプログラムに従って動作するマイク
ロコントローラ又はワンチップマイクロコンピュータか
ら構成することができる。

上記論理演算は、上記パルス信号から時々刻々変化す
る車輪速度を計算し、この車輪速度から自動車の車輛速
度を求める推定式により基準車輪速度を求め、車輪速度
が基準車輪速度を下回るとその速度差に応じて前記電磁
弁を加圧から減圧又は保持の方向に操作する制御信号を
出力するように行なわれる。車輪速度が基準車輪速度を
下回ると車輪のスリップ率が増大し、ブレーキ制動によ
るタイヤ摩擦力が有効に利用されなくなり、そこでブレ
ーキ制動中にも拘わらず極めて短時間の間にブレーキを
開放してブレーキ制動力を減少させ、そしてスリップ率
が回復してくれば再びブレーキ制動を保持又は加圧の方
向に操作する。この操作を繰り返すことによって車輪の
ロックが防止される。

前記制御論理回路５、５′の出力はそれぞれ２つのAN
D論理回路６、７及び１つのOR論理素子８から成る出力
決定論理回路へ送られる。そしてその出力はブレーキ圧
制御用電磁弁の３つの駆動回路11、12、13を介して３つ
の電磁弁14、15、16を開閉する制御信号として出力され
る。これら電磁弁14、15、16はそれぞれ右前輪、左前
輪、両後輪用に用いられる。

上記出力決定論理回路の詳細を第２図に示す（一点鎖
線内に太線で示し、それ以外の関連部分を細線で示して
いる）。前記電磁弁はそれぞれ吸入弁（Intabe Valv
e）と排出弁（Exhaust Valve）の一対のものから成
り、右前輪、左前輪、両後輪用に合計６つの電磁弁が設
けられている。従って、吸入弁、排出弁の各系のものに
は添字Ｉ、Ｅがそれぞれ付してある。そして右前輪、左
前輪の各出力決定論理は、それぞれの各系の出力Ｉ、Ｅ
が、前記制御論理回路５、５′の出力I₀、I₁、E₀、E₁に
対して（I₀、E₀は５に対応し、I₁、E₁は５′に対応）Ｉ＝I₀・I₁ Ｅ＝I₀・E₀・I₁・E₁＝Ｉ・（E₀・E₁）を満足するようなAND論理回路として、また両後輪の出
力決定論理回路は、Ｉ＝I₀・I₁＋I₀・▲▼＋I₁・▲▼ Ｅ＝（I₁E₁・I₀・E₀）・Ｉを満足するOR論理回路として形成されている。

なお、この出力決定論理回路には、前記２つの制御論
理回路の（ワンチップマイクロコンピュータ）の片方又
は両方が暴走したら、全ての出力を強制的にOFFとする
ためのウォッッチドッグ信号WDをNOR素子６′_Ｅ、６′
_Ｉ、７′_Ｅ、７′_Ｉ、８′_Ｅ、８′_Ｉを介して送信し、
この入力がハイレベル信号（以下Ｈと記す）である限り
出力が出ないようにしてある。通常時はこのWD信号はロ
ーレベル信号（以下Ｌと記す）であるから、もう一方の
入力がＬであれば出力はＨとなり、Ｈであれば出力はＬ
となる。従って、その前方の論理素子はNAND素子6_E、
6_I、7_E、7_Iとすることによって全体としてそれぞれAND
論理回路を、又NOR素子8_E、8_Iとすることによって全体
としてそれぞれOR論理回路を形成している。

例えば、右前輪の吸入弁の系について見ると、入力信
号が共にＨのときNAND素子6_Iの出力はＬとなり、NOR素
子６′_Ｉの一方の入力は通常時はＬであるから、その出
力はＨとなり、逆に入力信号が共にＬのときNAND素子6_I
の出力はＨとなり、NOR素子６′_Ｉの出力はＬとなるか
ら、結局全体としてはAND論理回路を形成することにな
る。上記は左前輪の吸入弁の系（7_I、７′_Ｉ、12_I）に
ついても全く同様に成立する。

左右前輪の排出弁の系（6_E、６′_Ｅ、11_E及び、7_E、
７′_Ｅ、12_E）について原則的には同じであるが、この
場合入力信号として上述の吸入弁の系の出力ＩをNAND素
子6_E、7_Eに対して入力している点が若干異なっている。

後輪用の吸入弁の系（8_I、８′_Ｉ、13_I）について
は、NAND素子8_I1、8_I2、8_I3、8_I4、インバータ8_I5及びN
OR素子８′_Ｉを組合せることにより、又排出弁の系
（8_E、８′_Ｅ、13_E）については、インバータ8_E1、
8_E2、NAND素子8_E3、8_E4を組合せることにより同様にし
て全体としてそれぞれOR論理回路を形成している。

さらにこの制御回路には第１図に示すように上記出力
決定論理回路の出力を電磁弁14、15、16用の駆動回路1
1、12、13に供給し、ここで増幅された駆動信号を前記
制御論理回路５、５′のそれぞれ出力信号と比較する２
つの比較回路９、９′と、この比較回路の不一致信号の
いずれかによりフェイルセーフ出力信号を出力するフェ
イルセーフ出力回路10とが備えられている。フェイルセ
ーフ出力信号は、例えば上記電磁弁14、15、16の電源を
開閉するフェイルセーフリレー18の駆動回路17に与えら
れ、フェイルセーフリレーをOFFにしてアンチロックブ
レーキ制御装置を部分的に又は完全に不能にする。な
お、第２図下方に示すようにフェイルセーフ出力回路10
に対しても出力決定論理回路と同様にWD信号が入力さ
れ、従ってNOR素子10′と10″及びその間に挿入したイ
ンバータ10によってフェイルセーフ出力回路10を形成
している。

このフェイルセーフ出力回路10は負論理で構成されて
おり、NOR素子10′の入力信号即ち比較回路９、９′の
出力信号のいずれかが不一致信号（Ｈ）のとき、NOR素
子10′の出力信号はＬとなり、従ってインバータ10の
出力信号がＨ、即ちNOR素子10″の一方の入力信号がＨ
となり、一方WD信号は通常はＬであるから、NOR素子1
0″の出力信号がＬとなって駆動回路17はOFFとなる。こ
のためフェイルセーフリレー18もOFFとなり、アンチロ
ックブレーキ制御装置の駆動源が部分的に又完全に遮断
され、これにより比較回路９、９′の出力信号がフェイ
ルセーフ信号として作用することになる。従って、上記
駆動源を正常動作させるためには、フェイルセーフリレ
ー18をONにしなければならず、これはWD信号がＬ、イン
バータ10の出力信号がＬ（AND条件）で生ずるから、
比較回路９、９′のいずれかの出力信号もＬでなければ
ならない。

次に、上記実施例の出力決定論理回路の論理構成につ
いて説明する。

前述した通り、右前輪、左前輪、両後輪の各系統に対
して給入弁、排出弁の２つの電磁弁がそれぞれ使用さ
れ、これらに対する制御入力信号の組合せによってブレ
ーキ圧は加圧、保持、減圧の３位置に制御される。

電磁弁をこのように制御するため、出力決定論回路に与
えられる制御論理回路５、５′（下記ではCPU0、CPU1と
略記する）からの出力と、この出力の種々の組合せに対
して出力決定論理回路で論理演算した結果の出力信号と
の関係は次の通りである。

上記出力決定論理表中、２つのCPU0とCPU1のいずれか
一方の出力信号が出力決定論理回路の出力と異なる信号
である場合、例えばCPU0の出力信号が保持、CPU1の出力
信号が減圧であるとき出力決定論理回路の出力は保持で
あるからCPU1側の出力信号は異なる信号となる。従って
この場合は比較回路９′から不一致信号（Ｈ）が出力さ
れ、フェイルセーフ出力信号がフェイルセーフ出力回路
10から出力されることになる。このフェイルセーフ信号
は、両CPUの出力信号が上記のような加圧、保持、減
圧、禁止出力のいずれかを異なる組合せで出力している
ときは、その異なる信号が持続している時間によって出
力されるか否かがCPUによって決定される。例えば、こ
の実施例ではその持続時間が8_ms（ミリセカンド）を限
界としてそれ以上の長い時間継続するときは論理表の動
作を持続したままフェイルセーフ出力信号を出力し、そ
れ以下の時は論理表に従って制御が実行されフェイルセ
ーフ出力信号は出力されない。フェイルセーフ出力信号
が出力されるとフェイルセーフリレー18がOFFとなって
アンチロックブレーキ制御装置の油圧駆動源の電源回路
が部分的に又は全体的に遮断され制御装置は不能とな
る。

上記の表からCPU0、CPU1の出力の種々の組合せに対し
て出力決定論理回路の出力は、前輪に対してはそれぞれ
AND論理により加圧側に、後輪に対してはOR論理により
減圧側に決定されることが分かる。これは、CPUの故
障、ノイズ、CPU間のタイミングのズレ等の原因によ
り、本来CPUの出力は全く一致すべきものが、異なる信
号として出力されることがあるため、かかる異なる信号
が出力されたときは前輪は加圧側に制御してブレーキ圧
を高めることにより制動力を確保し、後輪は減圧側に制
御してブレーキ圧を低下させることにより、車体安定性
を確保するためである。また、この場合に前後輪を互い
に逆方向に制御するのは、上記のような両CPUの出力が
異なる信号となったときはアンチロックブレーキ制御を
する上で前輪は制動時の車体荷重分布の影響で前輪の制
動力が全体（前輪＋後輪）の70％〜80％を占めるために
加圧側が制動力確保の上で有利に、そして後輪はシリ振
り防止のための横保持力を確保するために減圧側が操縦
性、安定性の上で有利に、安全側に作用することが経済
的に知られているからである。

上述したように、この実施例ではアンチロックブレー
キ制御の動作としては、加圧、保持、減圧の３位置制御
を例として説明したが、かかる制御方法は加圧、減圧の
みから成る２位置制御に対しても適用し得ることは容易
に理解されよう。

さらに、例えば従来のアンチロックブレーキ制御装置
のように、センサからの入力信号を２つの独立の中央処
理装置に並列的に送り、一方の中央処理装置の出力をも
う一方の中央処理装置の出力と比較し、相互に異なる信
号が出力されているときはいずれかに故障、ノイズ、タ
イミングのずれ等が発生しているものとして制御信号の
出力の送信を停止させ、アンチロックブレーキ制御をし
ないようにする、あるいは異常信号のまま制御するのと
は全く基本的に異なり、この発明では被駆動部をその被
駆動部の使用目的によって要求される作動の性質に応じ
てそれぞれ安全側となる方向に２つの制御論理回路の出
力を組合せてその出力を決定するにあることも容易に理
解されよう。

〔効果〕

以上詳細に説明したように、この発明のアンチロック
部制御回路では２つの制御論理回路と、その出力を前輪
に対してはAND論理、後輪に対してはOR論理により論理
演算して出力を決定する出力決定論理回路を設け、２つ
の制御論理回路の出力が一致しているときはそのまゝ出
力し、異なるときは前輪が加圧側に、後輪が減圧側とな
るように出力を決定してそれぞれブレーキ制御するよう
にしたから、不一致信号のため突然動作が中止されると
いうような不都合もなく、安全で操縦安定性に優れたブ
レーキ制御回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明によるアンチロックブレーキ制御装置
の全体概略ブロック図、第２図は上記実施例の出力決定
論理回路の詳細ブロック図、第３図及び第４図はそれぞ
れアンチロックブレーキ制御装置の従来例を示すブロッ
ク図である。４……入力処理回路、５、５′……制御論理回路、６、７……AND論理素子、８……OR論理素子、９、９′……比較回路、 10……フェイルセーフ出力回路。

Claims

(57)【特許請求の範囲】

【請求項１】自動車の車輪の回転を検出する少なくとも
１以上の車輪速センサと、その電気信号を２値化信号に
変換するA/D変換部と、この２値化信号の処理をする２
つの互いに独立の入力処理回路と、その出力信号に基づ
いて所定のプログラムに従い論理演算して制御信号を出
力する、互いに並列に設けられ独立に同期駆動される２
つの制御論理回路と、これら制御論理回路の出力を前輪
側に対してはAND論理、後輪側に対してはOR論理により
論理演算して出力を決定する出力決定論理回路と、アン
チロック制御されるブレーキ配管系内に設けられ各車輪
に伝達されるブレーキ圧を制御する液圧ユニットの電磁
弁を前記決定出力により駆動するバブル駆動回路とを備
え、前記出力決定論理回路は前記２つの制御論理回路出
力信号が互いに一致しているときはそのまゝ出力し、不
一致の場合は前輪に対してブレーキ圧を加圧側に、後輪
に対して減圧側に出力を決定するように構成して成るア
ンチロックブレーキ制御回路。
【請求項２】前記制御論理回路が同一のプログラムに従
って動作するマイクロコントローラもしくはワンチップ
マイクロコンピュータであることを特徴とする請求項１
に記載のアンチロックブレーキ制御回路。
【請求項３】前記出力決定論理回路の出力を前記制御論
理回路の出力と比較する２つの比較回路と、前記比較回
路のいずれかより不一致信号を受信するとフェイルセー
フ出力信号を出力するフェイルセーフ出力回路を備え、
フェイルセーフ出力信号により制御対象の系であるブレ
ーキ配管中の電磁弁、ポンプ、モータを部分的に又は完
全に不能にすることを特徴とする請求項１又は２に記載
のアンチロックブレーキ制御回路。