JPH01228050A

JPH01228050A - Ｄｍａ転送制御装置

Info

Publication number: JPH01228050A
Application number: JP63054366A
Authority: JP
Inventors: Kokichi Taniai; 谷合　高吉; Atsushi Fujihira; 藤平　淳
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-03-08
Filing date: 1988-03-08
Publication date: 1989-09-12
Anticipated expiration: 2011-07-10
Also published as: JP2515367B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目　次〕概要産業上の利用分野従来の技術　　　　　　（第２．３図）発明が解決しよ
うとする問題点問題点を解決するための手段作用実施例本発明の一実施例　（第１図）発明の効果〔概　要〕ＤＭＡ転送に必要な転送情報を定義するディスクリプタ
フォーマットを複数備えたＤＭＡ転送制御装置に関し、ＤＭＡ転送の初期設定を有効に行ってメモリ効率の向上
を図、ることのできるＤＭＡ転送制御装置を提供するこ
とを目的とし、メモリと入出力装置あるいはメモリ同志のデータ転送を
行うＤＭＡ転送制御装置において、転送に必要な情報を
定義する複数のディスクリプタフォーマットを設け、８
亥ディスクリプタフォーマットを登録する登録手段と、
登録されたディスクリプタフォーマットに基づき、今回
のデータ転送に必要な転送情報を制ｊＩｌ記憶からの情
報に基づき判断して、外部記憶より取り出し、前記制御
記憶に該転送情報を設定する転送情報設定手段と、を設
けることにより構成する。

〔産業上の利用分野〕

本発明は、ＤＭＡ転送制御装置に関し、詳細にはＤＭＡ
転送に必要な転送情報を定義するディスクリプタフォー
マットを複数備えたＤＭＡ転送制御装置に関する。

近時、パーソナルコンピュータやワークステーションで
は扱うことのできるデータ量の増加に伴って非常に高速
なデータ、例えばディスク装置等補助的記憶装置、ある
いは画像データや非常に多量のデータを外部機器との間
で扱う必要があり、これに対応してＣＰｔＪを介さずに
データ転送を行ういわゆるＤＭＡ転送が行われている。

通常のデータ転送はＣＰＩＪを介して行われていること
から、データ転送の速度はＣＰＵの処理速度が支配的で
あるが、Ｃ’ＰｔＪの処理速度が追いつかないような高
速データを扱う場合にはＣＰＵを介してデータ転送を行
うことは不可能である。また、さほど高速ではないデー
タであってもその量が多い場合には処理に時間がかかる
。そこで、処理速度の遅いｃｐｕを介さずに外部の入出
力機器と内部のメモリあるいはメモリ同志でデータ転送
を直接行うＤＭＡ転送制御装置を用いてデータ転送速度
の高速化を図ることにより、高速データや大量のデータ
を効率よく処理することを意図している。

〔従来の技術〕

ＤＭＡ転送制御装置（以下、ＤＭＡコントローラ：　Ｄ
ＭＡＣという）は前述のようなマイクロコンピュータや
ワークステーションの一部であり、まずＤＭＡ転送の概
念を第２図を参照して説明する。なお、ＤＭＡ転送によ
るデータの転送は機器内部のメモリ同志で行う場合と外
部機器と機器内のメモリ間で行う場合があるが、ここで
は後者を例にあげて説明する。

同図において、ＣＰＵ４は制御バス、アドレスバスおよ
びデータバスを専有して処理を行っており、ＤＭＡ転送
の要求が発生すると、Ｉ１０ボート１からのリクエスト
信号ＲＥＱがＤＭＡＣ５に入力される。この場合、リク
エスト信号ＲＥＱは外部機器からＤＭＡＣ５に送出され
る。リクエスト信号ＲＥＱが発生すると、ＣＰＵ４によ
りあらかじめ登録されている転送元のアドレス（ソース
アドレス）、あるいは転送先のアドレス（ディストネー
ションアドレス）と転送データの量（バイトカウント）
に基づいてＤＭＡ転送を行うために、ＤＭＡＣ５からＣ
ＰＵ４に対してホールド要求信号ＨＡＬＤが送出され、
ＣＰＵ４に対して各バスの解放を要求する。ホールド要
求信号ＨＡＬＤが発生すると、ＣＰＵ４からホールド許
可信号ＨＡＬＤＡＣＫが返送され、各データバスがＣＰ
Ｕ４から解放されてＤＭＡＣ５に明は渡される。これに
より、ＤＭＡＣ５はＣＰｔＪ４に替わって各バスを専有
し、ＤＭＡ転送を行い、Ｉ１０ボート１に対してＤＭＡ
Ｃ５からリクエスト応答信号ＲＥＱＡＣＫが送出される
。

ＤＭＡＣ５は第３図に示すように、データハンドラ（以
下、Ｄユニットという）６、リクエストハンドラ（以下
、Ｒユニットという）７およびマイクロユニット（以下
、Ｍユニットという）８からなり、Ｒユニット７にリク
エスト信号ＲＥＱが入力されると、Ｒユニット７はリク
エスト応答信号ＲＥＱＡＣＫを返送し、Ｄユニット６お
よびＭユニット８に対して転送リクエスト信号ＴＲＥＱ
を出力する。Ｍユニット８は転送リクエスト信号ＴＲＥ
Ｑを受けて所定のＤＭＡ転送を行うために必要な制御情
報ＣＤＡをＤユニット６に出力するとともに、応答信号
ＡＣＫをＲユニット７に出力する。また、転送リクエス
ト信号ＴＲＥＱを受けたＤユニット６はホールド信号Ｈ
ＡＬＤをＣＰＵ４に出力し、ホールド許可信号ＨＡＬＤ
　　ＡＣＫがＤユニット６に入力されるとＤユニット６
およびデータバス、アドレスバス等を介して所定のＤＭ
Ａ転送が行われる。

ＤＭＡ転送の概要は以上の通りであるが、ＤＭＡ転送の
方法には大別するとレジスタダイレクト（ＲＥＧＤｉｒ
）およびディスクリブタチエインの二つがある。

前者はソースおよびディストネーションの各アドレスと
バイトカウントをＣＰＵ４がＤＭＡＣ５のレジスタに直
接書き込んでＤＭＡ転送を行うものであり、後者はＤＭ
ＡＣ５が内部に格納されたマイクロプログラムに従って
メモリ２あるいはメモリ３にテーブル化されているソー
スおよびディストネーションの各アドレスとバイトカウ
ントの情報をＤＭＡＣ５内のレジスタに書き込んでＤＭ
Ａ転送を行うものである。この場合、ソースおよびディ
ストネーションの各アドレスとバイトカウントの情報の
テーブルをディスクリプタフォーマット（Ｄ　Ｆ）とい
い、ＤＦは三つの情報からなり、固定されている。

【発明が解決しようとする課題〕

しかしながら、このような従来のＤＭＡ転送制御装置に
あっては、ディスクリプタフォーマットが固定されたも
のであったために、ディスクリブタチエインによるＤＭ
Ａ転送時の初期設定、すなわち、ソースアドレス、ディ
ストネーションアドレスおよびバイトカウントの情報設
定に無駄が生じる場合があった。

例えば、メモリ２とメモリ３の間のＤＭＡ転送であれば
、ソースおよびディストネーションの各アドレスを設定
するとともに、バイトカウントを設定する必要がある。

この場合、アドレスバスにソースとディストネーション
の各アドレスを乗せるために２度のバスサイクルが必要
であり、これをデュアル転送という、ところが、メモリ
２．３とＩ１０ボートｌの間のＤＭＡ転送ではＩ１０ボ
ート１がアドレスではなくリクエスト応答信号ＲＥＱＡ
ＣＫにより管理されるため、ソースあるいはディストネ
ーションのどちらか一方のアドレスは必要がない、具体
的には、メモリ２．３からＩ１０ポート１へのＤＭＡ転
送ではソースアドレスおよびバイトカウントを設定する
ことによりデータバス上のデータがＩ１０ボート１に取
り込まれ、逆に、Ｉ１０ポート１からメモリ２．３への
ＤＭＡ転送ではディストネーションアドレスおよびバイ
トカウントを設定することによりデータバス上のデータ
がメモリ２．３に書き込まれる。このような−度のバス
サイクルで転送が行われるものを前述のデュアル転送に
対してシングル転送というが、シングル転送の場合、Ｄ
Ｆが固定された１種類のものであったために設定する必
要のない情報を設定することになる。したがって、ディ
ストネーションあるいはソースのアドレス値をテーブル
化するためにメモリ２．３内に確保しである領域は無駄
となりメモリ効率が低下するという問題点があった。

そこで本発明は、複数のディスクリプタフォーマットを
設けることによりＤＭＡ転送の初期設定を有効に行って
メモリ効率の向上を図ることのできるＤＭＡ転送制御装
置を提供することを目的としている。

〔課題を解決するための手段〕

本発明によるＤＭＡ転送制御装置は上記目的達成のため
、メモリと入出力装置あるいはメモリ同志のデータ転送
を行うＤＭＡ転送制御装置において、転送に必要な情報
を定義する複数のディスクリプタフォーマットを設け、
該ディスクリプタフォーマットを登録する登録手段と、
登録されたディスクリプタフォーマットに基づき、今回
のデータ転送に必要な転送情報を制御記憶からの情報に
基づき判断して、前記制御記憶に該転送情報を設定する
転送情報設定手段と、を備えている。

〔作　用〕

本発明では、ディスクリブタチエインによるＤＭＡ転送
時の初期設定を定義するディスクリプタフォーマットが
複数段けられ、ＤＭＡ転送の型式、例えばデュアル転送
やシングル転送等に応して最適なディスクリプタフォー
マットがマイクロプログラムに従って選択される。

したがって、ＤＭＡ転送時の初期設定に無駄が発生する
ことがなく、外部メモリの領域が有効に利用されてメモ
リ効率が向上する。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明に係るＤＭＡ転送制御装置の一実施例を
示す要部構成図であり、第３図に示した従来例と同一構
成部材には同一符号を付しその説明を省略する。なお、
本実施例ではＤＭＡ転送時の初期設定にその特徴があり
、初期設定に直接関係する要部のみを説明してＤユニッ
ト６、Ｒユニット７の細部については省略する。

同図において、１０はＭユニットであり、Ｍユニット１
０にはディスクリプタフォーマットレジスタ（ＤＦＲ：
登録手段）１１が設けられる。ＤＦＲＩＩは図示は略さ
れ′Ｃいるが、転送モードレジスタの一部を形成する。

転送モードレジスタにはシングル転送、デュアル転送の
区別やＲＥＣ；　　Ｄｉｒ、ディスクリブタチエインの
区別等をセットするものであり、ＤＦＲＩＩとともに使
用者が予め設定する。ＤＦＲＩＩには前述のディスクリ
ブタフォーマ７ト（ＤＦ）を設定するが、本実施例では
ディスクリプタフォーマットを３種類用意してあり、２
ビツトのコードで表わす。次表１はＤＦのコードとその
内容を対比させたものである。

表　　１ＤＦＲＩＩのデータはセレクタＰＬＡ　（ＳＥＬＰＬＡ
）１２に入力されており、ＳＥＬ　　ＰＬＡ１２はマト
リックステーブルを形成する。ＳＥＬ　　ＰＬＡ１２に
はジャンプコード（ＪｔＪＭＰ　　Ｃ）が入力されてお
り、ＳＥＬ　　ＰＬＡ１２はジャンプコードが入力され
るとＤＦＲＩＩのデータ、すなわちＤＦに基づいて条件
判定を行う、ＳＥＬ　　ＰＬＡ１２の条件判定結果はセ
レクタ（ＳＥＬ）１３に入力され、５ＥＬ１３の入力に
はインクリメント素子（ＩＮＣ）１４およびマツピング
ＰＬＡ１５からの出力とジャンプアドレス（ＪｕｍｐＡ
）が入力される。

５ＥＬ１３はＳＥＬ　　ＰＬＡ１２の条件判定結果に基
づき入力を選択し、マイクロＲＯＭ　（μＲＯＭ）１６
のアドレス情報として出力する。ジャンプアドレスは制
御情報ＣＤＡの一つであるが、このジャンプアドレスに
ついては後述する。ｌＮＣ１４は例えば、カウンタから
なり、５ＥＬ１３の出力を＋１だけインクリメントして
出力する。したがって、５ＥＬ１３の出力が選択された
ときはμＲＯＭ１６に対応するアドレス情報は順次＋１
だけインクリメントしたものとなる。μＲＯＭ１６には
ＤＭＡ転送に必要な初期設定を行うプログラム（以下、
マイクロプログラムという）が格納されており、５ＥＬ
１３の出力に応じてマイクロプログラムの進行が制御さ
れる。μＲＯＭ１６はマイクロプログラムの進行に従っ
て制御情報を出力し、データランチ（ＤＬＡＣＨ）１７
を経て制御情報ＣＤＡが出力される。ＭＡＰ　　ＰＬＡ
１５にはマイクロプログラムのスタートアドレスが設定
されており、Ｒユニット７からの転送リクエスト信号Ｒ
ＥＱが入力されるとＭＡＰ　　ＰＬＡ１５はこのスター
トアドレスを５ＥＬ１３に出力する。μＲＯＭ１６はマ
イクロプログラムの進行に従って制御情報ＯＤＡを出力
し、データラッチ（ＤＬＡＣＨ）１７を経て制御情報Ｃ
ＤＡが出力される。

上記ＳＥＬ　　ＰＬＡ１２．５ＥＬ１３、ｌＮＣ１４お
よびＭＡＰ　　ＰＬＡ１５は転送情報設定手段１８を構
成する。制ｊ１情ｌ１ＩＣＤ　ＡはＤユニット６に接続
されるとともに、ソースアドレスレジスタ（ＳＡＬ）１
９、ディストネーションアドレスレジスタ（ＤＡＲ）２
０およびバイトカウントレジスタ（ＢＣＲ）２１にそれ
ぞれ接続される。５ＡＲ１９はソースアドレス、ＤＡＲ
２０はディストネーションアドレス、ＢＣＲ２１はバイ
トカウントをそれぞれ設定するレジスタであり、制御情
報ＯＤＡに従ってデータバス２２上のデータを対応する
レジスタ内に格納する。

次に、作用を説明する。

転送リクエスト信号ＴＲＥＱがＭＡＰ　　ＰＬＡ１５に
入力されるとマイクロプログラムの起動アドレスが５Ｅ
Ｌ１３を経てμＲＯＭ１６に入力され、μＲＯＭ１６に
格納されているマイクロプログラムが起動される。

いま、ＤＦＲＩＩにＤＦとして〔０，０〕のコードが設
定されているとすると、ＳＥＬ　　ＰＬＡ１２により条
件判定を行い、５ＥＬ１３がｌＮＣ１４の出力を選択す
る。この場合、μＲＯＭ１６のアドレスは順次インクリ
メントされるのでマイクロプログラムの実行は次のよう
に行われる。

まず、Ｄユニット６に制御情報ＯＤＡを出力し、ソース
アドレス情報をＤユニット６内に取り込み、データバス
２２を介して転送情報設定手段１８にその情報を書き込
む０次いで、Ｄユニット６にディストネーションアドレ
ス情報を取り込み、データバス２２を介して５ＡＲ１９
に書き込む、最後に、Ｄユニット６にバイトカウント情
報を取り込んでＤＡＲ２０に書き込む、すなわち、ソー
ス、ディストネーション、バイトの順にそれぞれを該当
するレジスタに書き込む、これは従来と同様であり、シ
ングル転送時には無駄が発生することは前述の通りであ
る。これに対して本実施例ではＤＦを複数備・えており
、以下、ＤＦ　（１，０〕および〔１，１〕の場合を説
明する。

ＤＦ　（Ｌ　Ｏ）このとき外部記憶から取り込まれるデータはソースアド
レスおよびバイトカウントであり、これはシングル転送
モード、すなわち、メモリからＩ１０ポートを介して外
部へデータ転送を行う場合に好適なりＦである。

転送リクエスト信号ＴＲＥＱによりμＲＯＭ１６内のマ
イクロプログラムが起動すると、まず、ジャンプコード
ＪＵＭＰ　　Ｃが発生し、ＳＥＬ　　ＰＬＡ１２により
ＤＦＲＩＩの条件判定が行われる。いま、ＤＦは〔１，
０〕が設定されているので、ソースアドレスの書き込み
が必要であると判断して５ＥＬ１３によりｌＮＣ１４の
出力を選択し、マイクロプログラムに従って外部記憶か
らソースアドレスを取り込み、５ＡＲ１９に書き込む、
５ＡＲ１９の書き込みが完了すると再びジャンプコード
ＪＵＭｐｃがＳＥＬ　　ＰＬＡ１２に入力され、５ＥＬ
ＰＬＡ１２はＤＦＲＩＩを参照してＤＡＲ２０の書き込
みは不要であると判断し、５ＥＬ１３はジャンプアドレ
スＪＵＭＰ　　Ａを選択する。ジャンプアドレスＪＵＭ
Ｐ　　Ａは５ＡＲ１９の書き込みが完了するとマイクロ
プログラムに従ってμＲＯＭ１６により出力されており
、この場合、バイトカウントを書き込むマイクロプログ
ラムが格納されているアドレスデータが出力される。し
たがって、５ＡＲ１９の書き込みが完了するとＤＡＲ２
０の書き込みはジャンプしてＢＣＲ２１の書込みが行わ
れる。

ＤＦ　（１、ｌ〕このとき、外部記憶から取り込まれるデータはディスト
ネーションアドレスおよびバイトカウントであり、これ
はシングル転送モード、すなわち、外部機器がＩ１０ボ
ートを介してメモリにデータ転送を行う場合に好適なり
Ｆである。

マイクロプログラムが起動するとジャンプコードＪＵＭ
Ｐ　　Ｃが発生し、ＳＥＬ　　ＰＬＡ１２はＤＦＲＩＩ
の条件判定を行う、この場合、ＤＦが〔１、ｌ〕である
のでソースアドレスの書き込みは不要であると判断して
５ＥＬ１３はジャンプアドレスＪＵＭＰ　　Ａを選択す
る。このとき、ジャンプアドレスＪＵＭＰ　　Ａにはデ
ィストネーションアドレスの書き込みを行うマイクロプ
ログラムが格納されているアドレスデータが出力されて
おり、このアドレスデータがμＲＯＭ１６に入力されて
ＤＡＲ２０の書き込みが行われる。ＤＡＲ２０の書込み
が完了すると、再びジャンプコードが発生し、５ＥＬＰ
ＬＡ１２はＤＦＲＩＩを参照して条件判定を行うが、こ
の場合、ＤＦが〔ｌ、１〕であるのでバイトカウントの
書き込みを行うために５ＥＬ１３は！ＮＣ１４の出力を
選択し、バイトカウントの書き込みを行うマイクロプロ
グラムが起動される。これにより、ＢＣＲ２１の書き込
みが行われる。

このように、本実施例ではＤＦとして（０，０〕の他に
〔１，０］および（１，１）という三つのＤＦを設ける
ことにより、シングル転送時に必要のないアドレスデー
タ、すなわち、ソースあるいはディストネーションのア
ドレスデータをメモリに登録しておく必要がなくなって
メモリ領域を有効に利用することができ、メモリ効率を
向上させることができる。

なお、本実施例ではディスクリブタチエインを想定した
ＤＭＡ転送の初期設定について示したが、ディスクリブ
タチエインとＲＥＧ　　Ｄｉｒを組合わせることも可能
である。例えば、ソースアドレスとバイトカウントはデ
ィスクリブタチエイン（ＤＦが〔１，０〕の態様）によ
り設定し、ディストネーションアドレスはＲＥＧ　　Ｄ
ｉｒによることも可能である。このようにするとディス
トネーションアドレスが一定であるような場合、初期設
定値として利用することができ、ソースアドレスとバイ
トカウントを書き替えることで初期設定が完了する。

また、本実施例ではＤＦを３種類用意したが、これに限
らず他のＤＦを定義して増設することも可能である。

〔効　果〕

本発明によれば、複数のディスクリブタフォーマ、トを
設け、ＤＭＡ転送の型式、例えばデュアル転送やシング
ル転送等に応じた最適なディスクリプタフォーマットを
マイクロプログラムに従って選択しているので、ＤＭＡ
転送時の初期設定に無駄が発生することがなく、外部メ
モリの領域を有効に利用でき、メモリ効率の向上を図っ
たＤＭＡ転送制御装置を得ることができる。

【図面の簡単な説明】

第１図は本発明に係るＤＭＡ転送制御装置の一実施例を
示すその要部構成図、第２．３図は従来のＤＭＡ転送転送制御室装置例を示す
図であり、第２図はそのＤＭＡ転送の概念を説明する図、第３図は
そのＤＭＡコントローラの内部構成を示す概略図、であ
る。１０・・・・・・マイクロユニット（制御手段）、１１
・・・・・・ディスクリプタフォーマットレジスタ（登
録手段）、１２・・・・・・セレクタＰＬＡ。１３・・・・・・セレクタ、１４・・・・・・インクリメント素子、１５・・・・・
・マツプＰＬＡ。１８・・・・・・転送情報設定手段。

Claims

【特許請求の範囲】

（１）メモリと入出力装置あるいはメモリ同志のデータ
転送を行うＤＭＡ転送制御装置において、転送に必要な
情報を定義する複数のディスクリプタフォーマットを設
け、前記ディスクリプタフォーマットを登録する登録手段を
備えたことを特徴とするＤＭＡ転送制御装置。
（２）前記登録されたディスクリプタフォーマットに基
づき、データ転送に必要な転送情報を制御記憶からの情
報に基づき判断して、外部記憶より取り出し、前記制御
記憶に該転送情報を設定する転送情報設定手段と、を備えたことを特徴とする請求項１記載のＤＭＡ転送制
御装置。