JPH01223533A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、マイクロ命令の読出しを改善した情報処Ｉ
Ｉ！！装置に関する。

（従来の技術） マイクロプログラム制御方式の情報処理装置にあって、
機械語命令（以下単に「命令」と呼ぶ）を実現するマイ
クロプログラムは、その第１ステップのマイク１コ命令
と第１ステップに続く第２ステップ以降のマイクロ命令
が連続した領域に格納されていなかった。

例えば、第６図に示すように、第１ステップと、第２ス
テップからなる命令Ａは、第１ステップがマイクロプロ
グラムＲＯＭの２０（１６進数）番地（以下アドレスは
１６進数表現とする）に格納され、第２ステップが４Ｆ
Ｏ番地に格納されていた。また、第１ステップ、第２ス
テップ、第３ステップからなる命令Ｂは、第１ステップ
が４０番地に、第２ステップ、第３ステップがそれぞれ
３００番地と３０１番地に格納されていた。

このように格納されたマイクロプログラムにあって、第
１ステップの番地すなわらマイクロプログラムの先頭番
地は、命令コードそのもので与えられる。すなわち、第
６図に示したように格納されたマイクロプログラムから
なるそれぞれの命令Ａ１命令Ｂ、＠令Ｃは、第７図に示
すように、命令コードが先頭番地で構成されている。

一方、第２ステップの番地は、命令コードを入力とする
テーブル回路の出力で与えられる。テーブル回路は、第
８図（Ａ）に示すように、命令コードを入力すると第２
ステップの番地を出力するように、例えばＲＯＭあるい
はＰＬＡ等で構成されている。すなわち、テーブル回路
がＲＯＭで構成されている場合には、テーブル回路は第
２ステップの番地を第８図（Ｂ）に示すように、マイク
ロプログラムＲＯＭにおける第１ステップが格納されて
いる番地と同一番地に格納している。したがって、例え
ば、命令へにおける命令コードを番地データとして入力
すると、第２ステップの４ＦＯ番地が得られるようにな
っている。

（発明が解決しようとする課題） 上記したように、従来のマイクロプログラム制御方式の
情報処理装置にあっては、第１ステップのマイクロ命令
と第２ステップ以降のマイクロ命令が連続した領域に格
納されでいなかった。このため、第２ステップのマイク
ロ命令の番地を命令コードを番地データとして入力する
テーブル回路の出力として得ていた。

したがって、マイクロプログラムを格納領域から順次読
出して実行させるためには、前述したようなテーブル回
路が必要となり、装置の構成が大型化するという問題が
生じていた。

また、ステップの変更を伴うマイクロプログラム、の修
正にあっては、マイクロプログラムＲＯＭの変更に加え
て、デープル回路の変更も行なわなければならない。こ
のため、マイクロプログラムの修正に手間を要していた
。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、マイクロプログラムにおけ
る所定のステップのマイクロ命令の番地を得るための構
成を不要として、小型化及びプログラム修正の容易化を
図った情報処理装置を提供することにある。

［発明の構成１ （課題を解決するための手段） 上記目的を達成するために、この発明は、第１のアドレ
ス情報を含む命令をマイクロプログラムによって実行処
理する情報処ｙＩ！装置にあって、第２のアドレス情報
が与えられた第１ステップのマイクロ命令を含む前記マ
イクロプログラムを格納する格納手段と、前記第１ステ
ップのマイクロ命令を前記格納手段から前記第１のアド
レス情報にしたがって読出す第１の読出手段と、所定の
ステップのマイクロ命令を前記格納手段から読出された
前記第１ステップのマイクロ命令の第２のアドレス情報
にしたがって前記格納手段から読出す第２の読出手段と
から構成される。

（作用） 上記構成において、この発明は、マイクロプログラムに
よって実行処理しようとする命令に与えられた第１のア
ドレス情報によって、マイクロプログラムの第１ステッ
プのマイクロ命令を読出し、この第１ステップのマイク
ロ命令に与えられた第２のアドレス情報によってマイク
ロプログラムの所定のステップのマイクロ命令を読出す
ようにしている。

（実施例） 以下図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実旋例に係る情報処理装置の要部
を示す構成図である。同図に示す情報処理装置は、マイ
クロプログラム制御方式で命令の実行処理を行なうもの
であり、同図はこのような情報処理装置におけるマイク
ロ命令を発生させる構成を示す図である。

第１図において、情報処理装置で実行されるマイクロ命
令はμＲＯＭＩに格納されている。このμＲＯＭＩは、
格納されたマイクロ命令をマイクロ命令レジスタ３に与
える。マイクロ命令レジスタ３は、μＲＯＭ１から与え
られる実行段階のマイクロ命令を一時保持するものであ
る。

ここで、この実施例で実行処理されるマイクロ命令のフ
ォーマットを第２図を用いて説明する。

第２図において、マイクロ命令は、演算制御フィールド
、Ｄバス（ｂｕｓ）転送制御フィールド、Ｓバス（ｂｕ
ｓ）転送フィールド及びエンド（ＥＮＤ）フィールドか
ら構成されている。

演痺制御フィールドは、演算内容あるいは命令の番地を
指定する領域である。Ｄバス転送制御フィールド及びＳ
バス転送制御フィールドは、それぞれＤバス、Ｓバスを
転送されるデータの入出刃先を指定する領域である。エ
ンドフィールドは、所定の処理を実行するマイクロプロ
グラムのＲ衝のステップであることを示す領域である。

ここで、この領域の値が例えば１″であれば、最後のス
テップであることを示すものとする。

第１図に戻って、μＲＯＭＩに格納されたマイクロ命令
は、次命令レジスタ５に格納される情報の一部の情報あ
るいはマイクロアドレスレジスタ（ＭＡＲ＞７に格納さ
れる情報を番地として読出される。

次命令レジスタ５は、現在実行中の命令の次に実行され
る予定の命令を格納するレジスタである。

次命令レジスタ５に格納された命令は、実行される際に
命令レジスタ９に与えられて格納される。

これと同時に、次命令レジスタ５には次命令レジスタ５
から命令レジスタ９に与えられた命令の次に実行される
予定の命令が与えられて格納される。

ここで、次命令レジスタ５及び命令レジスタ９に格納さ
れて実行される命令フォーマットの一例を第３図を用い
て説明する。

第３図に示す命令は、汎用レジスタＧＲｘ　、　ＧＲ’
／のオペランドデータを加算処理するＲＲ型の加算命令
である。すなわち、汎用レジスタＧＲＸと汎用レジスタ
ＧＲｙのオペランドデータを加算して、加算結果を汎用
レジスタＧＲｘに格納する命令である。

この加算命令は、その第１番目のフィールドの命令コー
ドが例えば’　１０　”となる。この命令コードは、命
令が加算処理を行なうことを示すとともに、この加算命
令を実行処理するためのマイクロプログラムの先頭番地
を指定する。したがって、第３図に示した加算命令にあ
っては、加算命令を実行処理するマイクロプログラムは
、μＲＯＭ１の１０番地から格納されていることになる
。

次に、上記の加算命令を実行処理するマイクロプログラ
ムの構成を第４図を用いて説明する。

第３図に示した加算命令ば、第４図に示すように、第１
ステップのマイクロ命令と第２ステップのマイクロ命令
で実行処理される。

第１スデツプのマイクロ命令において、演算制御フィー
ルドには第２ステップの番地となる値“２００　”が与
えられている。Ｄバス転送制御フィールドは、汎用レジ
スタＧＲｘからＤバスを介してアキュムレータＡｃｃＤ
へのデータの転送制御を指示している。Ｓバス制御フィ
ールドは、汎用レジスタＧＲｙからＳバスを介してアキ
ュムレータＡＣＯ８へのデータの転送制御を指示してい
る。

エンドフィールドは、第１ステップの次に第２ステップ
か続くため、１４０　Ｉ＋が与えられている。

第２ステップのマイクロ命令において、演口利御フィー
ルドは演算器（Ａ　、Ｌ　Ｕ　）での加算処理（ＡＤＤ
）を指示している。Ｄバス転送制御フィールドは、ＡＬ
ＵからＤバスを介して汎用レジスタＧＲｘにＡＬＵの出
力を転送制御することを指示している。Ｓバス転送制御
フィールドは、Ｓバスを用いたオペランドデータの転送
制御は不要となるため、ノーオペレーション（Ｎ　ＯＯ
ｐｅｒａｔｉｏｎ）となっている。エンドフィールドは
、マイクロプログラムの終了を示すべく１”が与えられ
ている。

このように、この実施例における命令の命令コードには
、命令を実行処理する一連のマイクロ命令の先頭番地を
与え、第１ステップのマイクロ命令の演算制御フィール
ドには、第２ステップのマイクロ命令の番地を与えるよ
うにしている。

再び第１図に戻って、ＭＡＲ７は、μＲＯＭ１から読出
そうとするマイクロ命令の番地情報を格納するものであ
る。ＭＡＲ７は、選択回路１１がら与えられる値を格納
して、格納した値を加算回路９及び選択回路１３に与え
る。

選択回路１１は、ＭＡＲ７から与えられる番地を＋１加
口する加算回路９の出力、あるいはμＲＯＭ１から次に
読出されるマイクロ命令の演算制御フィールドの内容を
選択するものである。この選択動作は、マイクロ命令レ
ジスタ３に格納されたマイクロ命令のエンドフィールド
の内容によって行なわれる。

すなわら、選択回路１１は、マイクロ命令レジスタ３に
格納されたマイクロ命令のエンドフィールドが“ＯＩＩ
の場合には、加算回路９の出力を選択する。一方、エン
ドフィールドが°１″の場合には、μＲＯＭＩから読出
されるマイクロ命令の演算制御フィールドの内容を選択
する。

選択回路１３は、次命令レジスタ５の命令コードあるい
はＭＡＲ７の出力を、マイクロ命令レジスタ３に格納さ
れるマイクロ命令のエンドフィールドの内容にしたがっ
て選択する。すなわち、選択回路１３は、エンドフィー
ルドが“０”の場合には、ＭＡＲ７の出力を選択し、エ
ンドフィールドが１″の場合には、次命令レジスタ５か
ら与えられる内容を選択する。選択された内容はμＲＯ
Ｍ１に与えられて、この内容を番地としてμＲＯＭＩに
格納されたマイク【］命令が読出される。

次に、この実施例の情報処理装置において、第４図に示
したマイクロ命令を実行処理する実行部の構成を第５図
を用いて説明する。

第５図は実行部の構成を示すブロック図である。

第５図において、汎用レジスタ１５は、第３図に示した
命令のオペランドとなる汎用レジスタＧＲｘ　、ＧＲｙ
を備えている。これらの汎用レジスタＧＲＸ　、ＧＲＶ
に格納されたオペランドデータは、Ｄバス１７及びＳバ
ス１９に読出される。また、汎用レジスタ１５は、Ｓバ
ス１９を介して与えられるデータを格納する。

アキュムレータ（ＡＣＣＤ）２１、アキュムレータ（Ａ
ｃｃＳ）２３は、それぞれ対応するＤバス１７、Ｓバス
１９から与えられるデータを一時的に保持するものであ
り、保持したデータを演算器（ＡＬＵ）２５に与える。

ＡＬＵ２５は、それぞれのアキュムレータ２１．２３か
ら与えられるデータの演算処理を行なう。

演算結果はＤバス１７を介して汎用レジスタ１５に与え
られて格納される。

以上説明したように、この発明の実施例は構成されてお
り、次にこの実施例の作用を、第３図に示したＲＲ型の
加算命令を一例として説明する。

ここで、現在のサイクルでは加算命令とは異なる命令が
実行されており、次に実行される命令が加算命令である
とする。すなわち、現在実行中の命令が命令レジスタ９
にセットされており、加算命令が次命令レジスタ９にセ
ットされている。また、現在のサイクルで実行中の命令
に対応するマイクロプログラムでは、最後のマイクロ命
令が実行されているものとする。

このような状態にあっては、マイクロ命令レジスタ３に
格納されているマイクロ命令のエンドフィールドは“１
″となる。これにより、次命令レジスタ５に格納されて
いる第３図に示した加算命令の命令コード“１０″が選
択回路１３によって選択さて、μＲＯＭＩに与えられる
。

与えられた命令コード゛’１０”を番地として、１０番
地の内容がμＲＯＭ１から読出される。すなわち、命令
コードには第１ステップのマイクロ命令のμＲＯＭＩに
おける格納番地が与えられているため、加算命令を実行
処理する第４図に示した第１ステップのマイクロ命令が
読出される。読出された第１ステップのマイクロ命令は
、このサイクルの最後にマイクロ命令レジスタ３にセッ
ト・される。

また、これと周囲に、読出された第１ステップの演算制
御フィールドの値”　２００　”が、選択回路１１によ
って選択されて、ＭＡＲ７にセットされる。

さらに、次命令レジスタ５に格納されている加算命令が
命令レジスタ９に転送され、加算命令の次に実行を予定
する命令が次命令レジスタ５にセットされる。

次のサイクルにはいると、前のサイクルの最後にマイク
ロ命令−ジスタ３にセットされた第１ステップのマイク
ロ命令が実行される。まず、汎用レジスタＧ’Ｒｘのオ
ペランドデータがＤバス１７を介してアギュムレータ２
１に転送される。さらに、汎用レジスタＧＲｙのオペラ
ンドデータがＳバス１９を介してアギュムレータ２３に
転送される。

これと同時に、ＭＡＲ７に格納されている第２ステップ
のμＲＯＭ１における番地”　２００　”が、３択回路
１３によって選択されてμＲＯＭ１に与えられ、第２ス
テップのマイクロ命令が°’２００”番地から読出され
る。読出された第２ステップは、このサイクルの最後に
マイクロ命令レジスタ３にセットされる。

次のサイクルにはいると、第２ステップのマイクロ命令
が実行される。まず、それぞれの７キユムレータ２１．
２３に転送されたオペランドデータはＡＬＩＪ２５に与
えられて、ＡＬｔＪ２５によって加口される。側口結果
はＤバス１７を介して汎用レジスタＧＲＸに与えられて
格納される。

これと同時に、マイクロ命令レジスタ３にセットされて
いる第２ステップのエンドフィールドは１１１１１とな
っているため、次命令レジスタ５にセットされた命令の
命令コードが選１尺回路１３によって選択されて、μＲ
ＯＭＩに与えられる。これにより、次命令レジスタ５に
セットされた命令を実行処理するマイクロプログラムの
第１ステップがμＲＯＭＩから読出される。読出された
マイクロ命令は、このサイクルの最後にマイクロ命令レ
ジスタ３にセットされる。また、読出されたマイクロ命
令の演算制御フィールドの内容は、選択回路１１によっ
て選択されてＭＡＲ７にセットされる。

このように、実行しようとする命令をマイクロプログラ
ムにより実行処理する際に、命令の命令コードに与えら
れた内容にしたがってマイクロプログラムの第１ステッ
プを読出し、読出された第１ステップの演算制御フィー
ルドに与えられた内容にしたがって第２ステップを読出
すようにしている。これにより、第１ステップの格納番
地と第２ステップ以降の格納番地が不連続であっても、
従来例で示したようなテーブル回路を用いることなく、
第２ステップ以降のマイクロ命令を読出して、マイクロ
プログラムを実行処理することができるようになる。

したがって、テーブル回路が不要となり、装置を小型に
することができる。さらに、テーブル回路が不要となる
ため、マイクロプログラムのステップの変更に伴う修正
を容易に行なうことが可能となる。

なお、この実施例は上記の実施例に限ることはない。例
えば、マイクロ命令の演ｎ制御フィールドの幅が、第２
ステップのマイクロ命令のアドレスの幅よりも小さい場
合には、演算制御フィールドの幅に応じて第２ステップ
のアドレスを示す値の下位側のビットを格納するように
してもよ０゜このようにすると、テーブル回路は必要と
なるが、テーブル回路は第２ステップのアドレスの上位
側を発生すればよく、テーブル回路を大幅に小型化する
ことが可能となる。

［発明の効果」 以上説明したように、この発明によれば、実行処理しよ
うとする命令に与えられた第１のアドレス情報により第
１のステップのマイクロ命令を読出し、この第１のステ
ップのマイクロ命令に与えられた第２のアドレス情報か
ら所定のステップのマイクロ命令を読出慢°ようにした
ので、第１のステップのマイクロ命令と所定のステップ
のマイクロ命令が不連続な領域に格納されている場合で
あっても、デープル回路を大幅に小型化あるいは不要と
することができる。

これにより、装置全体とての小型化を図ることができる
。また、ステップの変更を伴うマイクロ命令の修正を容
易に行なうことができるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る情報処Ｆｌ！装置の
要部を示す構成図、第２図乃至第４図は第１図に示す装
置で実行される命令のフォーマットを示す図、第５図は
第１図に示を装置における実行部の構成を示す図、第６
図はマイクロプログラムの格納ｆｒ４ｉｄを示す図、第
７図は命令のフォーマットを示す図、第８図（Ａ）及び
同図（Ｂ）はテーブル回路の構成を示す図である。 １・・・μＲＯＭ ３・・・マイクロ命令レジスタ ５・・・次命令レジスタ ７・・・マイクロアドレスレジスタ（ＭＡＲ）９・・・
命令レジスタ １１．１３・・・這択回路

Claims (1)

1. 【特許請求の範囲】 第１のアドレス情報を含む命令をマイクロプログラムに
   よつて実行処理する情報処理装置にあつて、 第２のアドレス情報が与えられた第１ステップのマイク
   ロ命令を含む前記マイクロプログラムを格納する格納手
   段と、 前記第１ステップのマイクロ命令を前記格納手段から前
   記第１のアドレス情報にしたがって読出す第１の読出手
   段と、 所定のステップのマイクロ命令を前記格納手段から読出
   された前記第１ステップのマイクロ命令の第２のアドレ
   ス情報にしたがって前記格納手段から読出す第２の読出
   手段と を有することを特徴とする情報処理装置。