JPH01219933A - バスウィンドウ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 １つのシステムから他のシステムへのアクセスを実現す
るために２つのシステム間に設けられるバスウィンドウ
回路に関し、 接続した２つのシステムの一方から他方へのアクセスの
際の保護違反のチェックを、バスの専有範囲および専有
時間を最小にして行うことを可能にし、且つ、保護違反
のチェックの設定を容易にすることを目的とし、 第１のシステムから第２のシステムへのアクセスを実現
するために、該第１のシステムと該第２のシステムとの
間に設けられるバスウィンドウ回路において、前記第１
のシステムからのアクセスに対して前記第２のシステム
を保護するための保護情報を保持する保護情報保持部と
、前記第１のシステムからのアクセスの種類を示すアク
セス情報を受けて前記保護情報と比較し、該アクセスが
正当なものか否かを判定して正当なものであるときには
前記第２のシステムへのアクセスを可能にし、保護違反
のときには該第１のシステムへ保護違反として応答する
保護チェック部とを有してなるように構成する。

〔産業上の利用分野〕

本発明は、１つのシステムから他のシステムへのアクセ
スを実現するために２つのシステム間に設けられるバス
ウィンドウ回路に関する。

２つのコンピュータ・システム（以下ではシステムと称
す）の一方から他方へのアクセスを実現するためには、
該２つのシステムの間においてアドレスおよび、その他
の制御信号の変換等を行うことにより、それぞれのシス
テムにおけるアドレスとプロトコルに従った制御が行わ
れ得るように両システムを接続する必要がある。そのた
め、このような２つのシステムのバスの間に、上記のよ
うに両システムを接続するバスウィンドウ回路を設ける
ことが行われている。該バスウィンドウ回路を用いれば
、一方のシステムから他方のシステム内の所定の装置に
対して、あたかも自システム内の装置に対するかのよう
にアクセスすることが可能（バスウィンドウ機能）とな
る。

ところが、一般に、システム内のメモリ等の装置におい
ては、特定の相手以外からのアクセスや特定のアドレス
の内容の書き換え等が行われると不都合を生ずるものが
ある。すなわち、アクセスの種類によっては、該アクセ
スを許容することにより不都合を生ずるものがある。そ
のため、通常、このような装置、あるいはシステムにお
いては、アクセスの種類をチェックして上記のような不
都合なアクセスを禁止する機構を設けている。

しかしながら、従来、前述のような、２つのシステムの
一方から他方へのアクセスを可能とするように接続した
構成においては、該一方のシステムから該他方のシステ
ム内の所定の装置へのアクセスの際には、該他方のシス
テム内の装置の保護のためのチェックは、該他方のシス
テム内において行うか、あるいは、全く行われないかの
何れかであり、それぞれ、スルー・プツトの低下を招い
たり、保護チェックが全く行われないことによる不都合
を生じたりするという問題があった。そのため、このよ
うな問題を解決する技術が要望されていた。

〔従来の技術、および発明が解決しようとする課題〕

従来、前述のような、２つのシステムの一方から他方へ
のアクセスを可能とするように接続した構成においては
、該一方のシステムから該他方のシステム内の、ある装
置に対してアクセスしようとしたときに、もし、該アク
セスが禁止されている種類のものであると、このことは
該他方のシステム内において初めて検出され、該他方の
システムより前記一方のシステムに対して、該アクセス
が禁止されている（保ｉｉ１　ｍ反である）旨の応答が
なされていた。

あるいは、上記他方のシステムにおいて、上記のような
保護チェック機能が設けられていない場合には、該アク
セスによって前述のような不都合を生ずることに対して
全く無防備であった。

ところで、禁止されているアクセスのチェックを２つの
システムにまたがって行うことは、該アクセスの要求、
上記保護チエ・ツク、および上記保護違反を知らせる応
答の動作の間、該２つのシステムのバスを専有すること
になり、スルー・プツトの低下を招くという問題があっ
た。また、保護チェックが全く行われないことは、前述
のような不都合を生じさせることになるという問題があ
った。

本発明は上記の問題点に鑑み、なされたもので、接続し
た２つのシステムの一方から他方へのアクセスの際の保
護違反のチェックを、バスの専有範囲および専有時間を
最小にして行うことを可能にし、且つ、保護違反のチェ
ックの設定を容易にするバスウィンドウ回路を提供する
ことを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の基本構成図である。本図において、１
は第１のシステム、２は第２のシステム、そして、３が
本発明のバスウィンドウ回路である。

第１図に示されるように、該バスウィンドウ回路３は、
保護情報保持部４、保護チェック部５、接続システム制
御部６、およびアドレス変換部７を有してなる。

アドレス変換部７は、第１のシステムにおけるアドレス
を、第２のシステムにおけるアドレスに変換するもので
ある。そして、接続システム制御部６は、上記第１のシ
ステムおよび第２のシステムの間において、上記アドレ
ス以外の制御信号の変換、あるいは、接続を行うことに
より、それぞれのシステムにおけるアドレスとプロトコ
ルに従った制御が行われ得るように制御するものである
。

これらアドレス変換部７および接続システム制御部６は
、第１のシステム１から第２のシステム２へのアクセス
を実現するための、従来から存在する、バスウィンドウ
回路の基本構成である。

第１図に示される、本発明のバスウィンドウ回路は、さ
らに、保護情報保持部４および保護チェック部５を備え
る。保護情報保持部４は、第１のシステムｌからのアク
セスに対して前記第２のシステム２を保護するための保
護情報を保持するものであり、保護チェック部５は、第
１のシステム１からのアクセスの種類を示すアクセス情
報を受けて、上記保護情報と比較し、該アクセスが正当
なものか否かを判定して正当なものであるときには第２
のシステム２への該アクセスを可能にするように前記接
続システム制御部６を制御し、保護違反のときには該第
１のシステムｌへ保護違反として応答するものである。

〔作　用〕

第１のシステムからは、第２のシステムにアクセスする
ための制御信号およびアドレス信号に加えて、該アクセ
スの種類を示すアクセス情報が出力される。第１のシス
テムと第２のシステムとの間に設けられた、本発明によ
るバスウィンドウ回路３は保護情報保持部４を有してな
り、第１のシステムｌからのアクセスに対して前記第２
のシステム２を保護するための保護情報を該保護情報保
持部４に保持している。さらに、保護チｊ、７り部５に
おいては、前記アクセス情報を受けて、上記保護情報と
比較し、該アクセスが正当なものか否かを判定して正当
なものであるときには第２のシステム２への該アクセス
を可能にするように前記接続システム制御部６を制御し
、保護違反のときには該第１のシステム１へ保護違反と
して応答する。

こうして、第１のシステムから第２のシステムへのアク
セスの際の保護チェックの判定は、第２のシステムとは
全く無関係に行われるので、第２のシステムは、この間
、他の処理を行うことができ、第２のシステムのスルー
・プツトが向上する。

また、第１のシステムにとっても、該アクセスの保護チ
ェックが、該バスウィンドウ回路・３におる変換および
接続の手続き、および第２のシステムにおける保護チェ
ックを経ることなく行われるので、保護チェックの際の
待ち時間が短縮され、第１のシステムのスルー・プツト
も向上する。

さらに、上記の保護チェックのための保護情報の設定は
、第２のシステムに影響を及ぼすことなく任意に設定可
能であり、また、それ故、第２のシステムに保護チェッ
ク機能がない場合にも保護チェック機能を容易に設定す
ることができる。

〔実施例〕

第２図は、本発明の実施例におけるバスウィンドウ回路
の構成例を示すものである。第２図において、３０はＲ
ＡＭ、５０は保護チェック回路、５１はＡＮＤ回路、５
２は第１のシステムへの応答発生回路、６０は第２のシ
ステムの制御回路、７１はバスウィンドウ・ベース・ア
ドレス記憶部、そして、７２はベース・アドレス比較回
路である。

ここで、上記保護チェック回路５０、ＡＮＤ回路５１、
および第１のシステムへの応答発生回路５２は、第１図
の保護チェック部５に対応するものであり、第２のシス
テムの制御回路６０は第１図の接続システム制御部６に
対応するものである。

さらに、第２図の例では、第２図において４０で示され
る、上記ＲＡＭ３０の各エントリの上位３ビツトからな
る部分は、前述の第１図の構成における保護情報記憶部
４に対応するものである。そして、該ＲＡＭ３０の下位
ビットからなる部分７０は、第１のシステムにおけるア
ドレスから第２のシステムにおけるアドレスを検索する
ウィンドウ・マツプを構成する部分であって、前記バス
ウィンドウ・ベース・アドレス記憶部７１およびベース
・アドレス比較回路７２とともに第１図の構成における
アドレス変換部７に対応するものである。

第２図の例では、第１のシステムから出力されるアクセ
ス情報は、１ビツトのアドレス・モディファイアＡＭ、
および、同じく１ビツトのリード・ライト・ビットＲＤ
／ＷＴからなる。そして、第１のシステムからのアドレ
スは、ベース・アドレス、マツプ検索用ビット、および
下位ビットからなる。アドレス・モディファイアＡＭは
、＝亥アクセスがユーザによるものであるときは“１”
、スーパバイザによるものであるときは０”とされる、
リード・ライト・ビットＲＤ／ＷＴは、該アクセスが第
２のシステムのメモリ等に対する書き込みのためのもの
であるときには“１″、読み出しのときは“θ″とされ
る。

そして、第１のシステムから出力されるアドレス信号の
うち、上位のベース・アドレスは、該アクセスが当該バ
スウィンドウ回路を指定するものか否かを示すもので、
当該バスウィンドウ回路を指定するベース・アドレスを
記憶するバスウィンドウ・ベース・アドレス記憶部７１
の出力とともにベース・アドレス比較回路７２に入力さ
れ、ここにおいて両者は比較され、両者が一致するとき
には該アクセスは当該バスウィンドウ回路を指定するも
のであると判定され、該ベース・アドレス比較回路７２
の出力はＲＡＭ３０をアクセス可能とする。

第１のシステムにおけるアドレスのうち、第２図に示す
マツプ検索用ビットの部分（例えば、８ビツトからなる
）は、ＲＡＭ３０に対してアドレス信号として印加され
る部分であって、これによって、第１のシステムからの
アドレスに対応する第２のシステムのアドレスの部分が
前記ウィンドウ・マツプの部分７０から、そして、第２
のシステムにおける該アドレスに対して設定されている
保護慎重が、前述のＲＡＭ３０の各エントリの上位３ビ
ツトからなる部分４０から、それぞれ読み出される。

上記の、それぞれ、３ビツトからなる保護情報は、バリ
ッド・ビットｖ、スーパバイザ専用指定ビットＳ、およ
び書き込み禁止指定ピッ＋−ｗｐからなる。バリ７ド・
ビットＶはＲＡＭ３０の有効なデータ（すなわち、アド
レス・データ）が記憶されているエントリにおいては“
１”、それ以外のエントリにおいては“０”となってい
る。したがって、読み出したバリッド・ビットｖが“０
“となっているならばエラーと判断される。スーパバイ
ザ専用指定とットＳは、第２のシステムにおける上記ア
ドレスの内容がスーパバイザによるアクセスのみを許容
するものとして指定されているときには１″、それ以外
の場合には“０”と設定される。書き込み禁止指定ピッ
）ＷＰは、第２のシステムにおける上記アドレスの内容
が書き込み禁止として指定されているときには“１”、
それ以外の場合には“０”と設定される。

上記保護情報は、前記の、第１のシステムからのアクセ
ス情報とともに、保護チェック回路５０に入力される。

保護チェック回路５０は、該アクセス情報中の前記アド
レス・モディファイアＡＭと上記保護情報中のスーパバ
イザ専用指定ビットＳとを比較して一致するか否かを検
出する第１のチェック回路５０ａ、該アクセス情報中の
前記リード・ライト・ビットＲＤ／ＷＴと該保護情報中
の吉き込み禁止指定ピッ）ＷＰとを比較して一致するか
否かを検出する第２のチェック回路５０ｂ、そして、該
保護情報中のバリッド・ビット■が“１”か否かを検出
する第３のチェック回路５０ｃからなる。

上記第１、第２、および第３のチェック回路５０ａ、５
０ｂ、５０ｃの出力は前記第１のシステムへの応答発生
回路５２に人力される。もし、第１あるいは第２のチェ
ック回路ｓｏａ、５０ｂの出力が不一致を示すものであ
るときには、該第１のシステムへの応答発生回路５２は
、該不一致のあったアクセス情報に対応する応答信号を
、第１のシステムに出力する。また、上記第３のチェッ
ク回路５０ｃの出力が保８Ｗ情報中のバリッド・ピッ）
Ｖ＝“０”の検出を示すときには、上記第１のシステム
への応答発生回路５２は第１のシステムに対してエラー
発生の応答を行う。

上記第１．第２、および第３のチェック回路５０ａ、５
０ｂ、５０ｃの出力はまた、ＡＮＤ回路５１の３つの入
力端子にそれぞれ印加され、該ＡＮＤ回路５１の出力は
、第２のシステムの制御回路６０に入力される。第２の
システムの制御回路６０は該ＡＮＤ回路５１の出力によ
り、前記第１あるいは第２のチェック回Ｂ５０ａ、５０
ｂの出力がともに一致を示すものであって、且つ、前記
第３のチェック回路５０ｃの出力が保護情報中のバリッ
ド・ピント■＝“１”の検出を示すものであることを認
識すると、前記の変換されたアドレス信号による、第１
のシステムから第２のシステムへのアクセスを実現する
ために、第２のシステムの制御を行う。

なお、第２図に示されるように、この例では、第２のシ
ステムに出力される変換されたアドレスは、前記ウィン
ドウ・マツプ４ｏからの、第１のシステムのアドレス中
のマツプ検索用ピントで指定されるデータからなる上位
ビット部分と、該第１のシステムのアドレス中の下位ビ
ットそのものに等しい下位ビットから構成される。

以上述べたように、第２図の構成によるバスウィンドウ
回路を、第１のシステムと第２のシステムとの間に接続
することにより、第１のシステムから第２のシステムへ
のアクセスの際の、保護チェックの判定は、第２のシス
テムとは全（無関係に行われ得、第２のシステムは、こ
の間、他の処理を行うことができるので、第２のシステ
ムのスルー・プツトが向上する。また、第１のシステム
にとっても、該アクセスの保護チェックが、該バスウィ
ンドウ回路３における変換および接続の手続き、および
第２のシステムにおける保護チェックを経ることなく行
われるので、保護チェックの際の待ち時間が短縮され、
第１のシステムのスルー・プツトも向上する。

さらに、上記の保護チェックのための保３隻情報の設定
は、予め、第１のシステムより、ＲＡＭ３０に書き込ん
でおくことにより、第２のシステムに影響を及ぼすこと
なく任意に設定することができる。したがって、第２の
システムに保護チェック機能がない場合にも保護チェッ
ク機能を容易に設定することができる。

〔発明の効果〕

本発明によれば、接続した２つのシステムの一方から他
方へのアクセスの際の保護違反のチェックを、バスの専
有範囲および専有時間を最小にして行うことができる。

したがって、システムのスルー・プツトが改善される。

さらに、本発明によれば、保護違反のチェックの設定を
容易に行うことができる。

【図面の簡単な説明】

第１図は本発明の基本構成図、そして 第２図は本発明によるバスウィンドウ回路の実施例の構
成図である。 〔符号の説明〕 ■・・・第１のシステム、２・・・第２のシステム、３
・・・バスウィンドウ回路、 ４．４０・・・保護情報保持部、 ５・・・保護チェック部、６・・・接続システム制御部
、７・・・アドレス変換部、３０・・・ＲＡＭ、５０・
・・保護チェック回路、 ５１・・・ＡＮＤ回路、 ５２・・・第１のシステムへの応答発生回路、６０・・
・第２のシステムの制御回路、７０・・・ウィンドウ・
マツプ、 ７１・・・バスウィンドウ・ベース・アドレス記憶部、 ７２・・・ベース・アドレス比較回路。 本発明の基本構成図 第１図

Claims (1)

1. 【特許請求の範囲】 １、第１のシステム（１）から第２のシステム（２）へ
   のアクセスを実現するために、該第１のシステム（１）
   と該第２のシステム（２）との間に設けられるバスウィ
   ンドウ回路において、前記第１のシステム（１）からの
   アクセスに対して前記第２のシステム（２）を保護する
   ための保護情報を保持する保護情報保持部（４）と、前
   記第１のシステム（１）からのアクセスの種類を示すア
   クセス情報を受けて前記保護情報と比較し、該アクセス
   が正当なものか否かを判定して正当なものであるときに
   は前記第２のシステム（２）へのアクセスを可能にし、
   保護違反のときには該第１のシステム（１）へ保護違反
   として応答する保護チェック部（５）とを有してなるこ
   とを特徴とするバスウィンドウ回路。 ２、第１のシステム（１）から第２のシステム（２）へ
   のアクセスを実現するために、該第１のシステム（１）
   におけるアドレスから該第２のシステム（２）における
   アドレスへ変換するアドレス変換部（７）を有してなる
   バスウィンドウ回路において、 前記第１のシステム（１）からのアクセスに対して前記
   第２のシステム（２）を保護するための保護情報を保持
   する保護情報保持部（４）と、前記第１のシステム（１
   ）からのアクセスの種類を示すアクセス情報を受けて前
   記保護情報と比較し、該アクセスが正当なものか否かを
   判定して正当なものであるときには前記第２のシステム
   （２）へのアクセスを可能にし、保護違反のときには該
   第１のシステム（１）へ保護違反として応答する保護チ
   ェック部（５）とを有し、 前記保護情報は、前記第１のシステム（１）におけるア
   ドレスから変換され得る、前記第２のシステム（２）に
   おけるアドレス毎に保持することを特徴とするバスウィ
   ンドウ回路。